[發明專利]一種優化顯示效果的GIP電路及驅動方法

在審

• 申請號: 202110035219.5
• 申請日: 2021-01-12
• 公開（公告）號: CN112735319A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 謝建峰
• 申請（專利權）人: 福建華佳彩有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 福州市景弘專利代理事務所(普通合伙) 35219
• 代理人: 林祥翔;徐劍兵

本發明公布一種優化顯示效果的GIP電路及驅動方法，其中GIP電路包括晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8、晶體管T9、晶體管T10、晶體管T11、晶體管T12、晶體管T13、晶體管T14和電容；晶體管T1的控制端連接柵極線G(n?4)，晶體管T2的輸入端連接電壓信號VGH，晶體管T3的控制端連接時鐘信號CK(n)，晶體管T4的輸入端連接時鐘信號CKn，晶體管T6的輸出端連接電壓信號VGL，晶體管T7連接電壓信號VGL，晶體管T8連接柵極線G(n+4)，晶體管T9連接時鐘信號CK(n+4)；上述技術方案通過抑制晶體管T5、晶體管T8和晶體管T12的漏電流，使得Q點無漏電的路徑，柵極線G(n)的輸出波形不會失真。

技術領域

本發明涉及顯示屏技術領域，尤其涉及一種優化顯示效果的GIP電路及驅動方法。

背景技術

近年來，顯示面板目前已進入產品多元化，由于產品的多樣化應用與客端需求，顯示面板在向著輕、薄、低功耗與低成本方面發展。

為了降低顯示面板的制造成本并借以實現窄邊框的目的，在制造過程中通常采用GIP(Gate in Panel，門面板)技術，直接將柵極電路(即GIP電路)集成于平板顯示面板上。GIP電路的輸出波形易受晶體管的漏電影響，從而導致GIP電路的輸出波形出現失真的情況。失真的輸出波形又會造成顯示面板內顯示區域的晶體管開啟和關閉出現問題，從而導致顯示面板的顯示出現異常。

發明內容

為此，需要提供一種優化顯示效果的GIP電路及驅動方法，解決GIP電路的輸出波形易受晶體管的漏電影響的問題。

為實現上述目的，本實施例提供了一種優化顯示效果的GIP電路，包括晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8、晶體管T9、晶體管T10、晶體管T11、晶體管T12、晶體管T13、晶體管T14和電容；

所述晶體管T1的控制端連接柵極線G(n-4)，所述晶體管T1的輸入端連接電壓信號VGH，所述晶體管T1的輸出端連接晶體管T2的控制端、晶體管T4的控制端、晶體管T5的輸入端和晶體管T6的控制端；

所述晶體管T2的輸入端連接電壓信號VGH，所述晶體管T2的輸出端連接到晶體管T10的輸入端和晶體管T5的輸出端相連接的線路上，所述晶體管T2的輸出端還連接到晶體管T8的輸出端和晶體管T11的輸入端相連接的線路上；

所述晶體管T3的控制端連接時鐘信號CK(n)，所述晶體管T3的輸入端連接電壓信號VGH，所述晶體管T3的輸出端連接晶體管T5的控制端、晶體管T6的輸入端、晶體管T7的控制端和晶體管T10的控制端；

所述晶體管T4的輸入端連接時鐘信號CKn，所述晶體管T4的輸出端連接晶體管T7的輸入端和柵極線G(n)；

所述電容的第一極板連接晶體管T4的控制端，所述電容的第二極板連接到晶體管T4的輸出端和晶體管T7的輸入端之間的線路上；

所述晶體管T6的輸出端連接電壓信號VGL，所述晶體管T7的輸出端連接電壓信號VGL；

所述晶體管T8的控制端連接柵極線G(n+4)，所述晶體管T8的輸入端連接到晶體管T4的控制端和晶體管T5的輸入端相連接的線路上；

所述晶體管T9的控制端連接時鐘信號CK(n+4)，所述晶體管T9的輸入端連接晶體管T10的控制端，所述晶體管T9的輸出端連接電壓信號VGL；

所述晶體管T10的輸出端連接電壓信號VGL；

所述晶體管T11的控制端連接柵極線G(n+4)，所述晶體管T11的輸出端連接電壓信號VGL；