[發(fā)明專利]低導通電阻溝槽型功率半導體器件的制備方法

在審

• 申請?zhí)枺?/td>: 202110032713.6
• 申請日: 2021-01-11
• 公開（公告）號: CN112838010A
• 公開（公告）日: 2021-05-25
• 發(fā)明（設計）人: 胡蓋;夏華秋;夏華忠;黃傳偉;李健;諸建周
• 申請（專利權(quán)）人: 江蘇東海半導體科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅

1.一種低導通電阻溝槽型功率半導體器件的制備方法，其特征是，所述功率半導體器件的制備方法包括如下步驟：

步驟1、提供具有兩個相對主面的半導體基板，所述兩個相對主面包括第一主面以及與第一主面相對應的第二主面，在所述第一主面與第二主面間包括第一導電類型襯底以及鄰接所述第一導電類型襯底的第一導電類型外延層；

步驟2、在第一主面上設置掩膜層，所述掩膜層覆蓋在第一主面上；選擇性地掩蔽和刻蝕所述掩膜層，并利用刻蝕后的掩膜層對第一導電類型外延層進行溝槽刻蝕，以能制備得到若干所需的元胞溝槽；

步驟3、利用掩膜層的遮擋，在上述第一主面上方進行第一導電類型雜質(zhì)離子的注入，以能在元胞溝槽槽底的正下方制備得到優(yōu)化注入?yún)^(qū)；

步驟4、去除上述掩膜層，在上述第一主面上進行所需的熱氧化工藝，以能在元胞溝槽的側(cè)壁以及底壁制備得到絕緣柵氧化層，所述絕緣柵氧化層覆蓋元胞溝槽的側(cè)壁以及底壁；

步驟5、在上述元胞溝槽內(nèi)填充得到柵極導電多晶硅，所述柵極導電多晶硅通過絕緣柵氧化層與元胞溝槽的側(cè)壁以及底壁絕緣隔離；

步驟6、在上述第一主面上進行離子注入，以在第一導電類型外延層內(nèi)得到第二導電類型阱層，所述第二導電類型阱層位于元胞溝槽槽底的上方，且能在第二導電類型阱層內(nèi)制備得到第一導電類型源區(qū)，所述第一導電類型源區(qū)與鄰近元胞溝槽外上方的側(cè)壁接觸；

步驟7、在上述第一主面上淀積得到絕緣介質(zhì)層，所述絕緣介質(zhì)層覆蓋在第一主面上，且絕緣介質(zhì)層覆蓋元胞溝槽的槽口；

步驟8、制備所需的源極接觸孔，所述源極接觸孔貫通絕緣介質(zhì)層；

步驟9、在絕緣介質(zhì)層上設置金屬層，所述金屬層包括源極金屬層，所述源極金屬層覆蓋在絕緣介質(zhì)層上，并能填充在源極接觸孔內(nèi)，填充在源極接觸孔內(nèi)的源極金屬層與第二導電類型阱層以及第一導電類型源區(qū)歐姆接觸；

步驟10、在第二主面上制備得到漏極金屬層，所述漏極金屬層與第一導電類型襯底歐姆接觸。

2.根據(jù)權(quán)利要求1所述的低導通電阻溝槽型功率半導體器件的制備方法，其特征是：所述半導體基板的材料包括硅。

3.根據(jù)權(quán)利要求1所述的低導通電阻溝槽型功率半導體器件的制備方法，其特征是：步驟3中，第一導電類型雜質(zhì)離子注入時，注入的能量為25KEV~35KEV，劑量為9e11~1.7e12。

4.根據(jù)權(quán)利要求1所述的低導通電阻溝槽型功率半導體器件的制備方法，其特征是：步驟4中，在熱氧化時，通過高溫爐管工藝進行熱氧化。

5.根據(jù)權(quán)利要求1所述的低導通電阻溝槽型功率半導體器件的制備方法，其特征是：所述絕緣介質(zhì)層包括二氧化硅層。