[發明專利]面向遠程FPGA設備的動態部分可重構配置裝置及方法

有效

• 申請號: 202110027843.0
• 申請日: 2021-01-11
• 公開（公告）號: CN112347035B
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 羅遠哲;劉瑞景;劉潔;何宗林;王軍亮;劉佳佳;申慈恩;徐盼云;孟小鈺
• 申請（專利權）人: 北京中超偉業信息安全技術股份有限公司;山東萬里紅信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;H04W4/70
• 代理公司: 北京高沃律師事務所 11569
• 代理人: 王愛濤

本發明涉及一種面向遠程FPGA設備的動態部分可重構配置裝置及方法。所述裝置包括遠程管理平臺和FPGA可重構系統平臺；所述遠程管理平臺以及所述FPGA可重構系統平臺通過5G局域網絡進行通信；所述FPGA可重構系統平臺包括：FPGA內部的靜態邏輯區與FPGA內部的動態邏輯區以及外部RAM/ROM存儲單元；所述FPGA內部的靜態邏輯區分別與所述遠程管理平臺、所述外部RAM/ROM存儲單元以及所述FPGA內部的動態邏輯區連接。本發明降低了系統功耗以及運維成本。

技術領域

本發明涉及電數字數據處理領域，特別是涉及一種面向遠程FPGA設備的動態部分可重構配置裝置及方法。

背景技術

可重構計算（Coarse-grained Reconfigurable Architecture，CGRA）是一種具有高度彈性的運算組織構造的計算處理方式。與使用平常的微處理器主要不同的地方在于，可重構計算具有能力對數據路徑和控制流程做實質上的改變。

可重構計算的概念，始于在上世紀六十年代，Gerald Estrin的標志性文章。文章提出一臺電腦里擁有一個標準處理器和一個可重組硬件矩陣的概念。其中主要的標準處理器負責控制可重組硬件。可重組硬件將被客制成執行一項特殊的工作，比如影像處理或模式比對，其速度可以達到特制硬件的等級。當某個工作完成，硬件會被調整適合執行另一項工作。這種混合的電腦結構擁有軟件的彈性優勢，同時兼顧硬件的速度。不幸的是這個想法遠遠超過了當時的電子技術。隨著微電子技術的不斷發展，針對這樣一種計算機體系結構設想，人們逐漸嘗試通過使用新型的靈活高速計算結構（如現場可編程門陣列FPGA）進行實現，將軟件的某些靈活性與硬件的高性能相結合。新型的靈活高速計算結構與使用普通微處理器相比，主要區別在于除了控制流程外，還可以對數據路徑本身進行實質性更改。另一方面，新型的靈活高速計算結構與定制硬件（即專用集成電路ASIC）的主要區別在于可以通過在可重新配置的結構上“加載”新電路來在運行期間動態地適配硬件。

部分可重構是更改一部分可重新配置硬件電路的過程，而另一部分則保持其先前的配置。近年隨著應用場景趨于多樣化、復雜化，部分可重構的靈活性優勢愈發明顯，而FPGA現場可編程門陣列很適用于部分可重構支持。FPGA允許設計中的關鍵部分繼續運行，而FPGA內部或周邊的控制器會將部分設計加載到可重配置模塊中。通過僅存儲在設計之間更改的部分設計，部分重新配置還可用于節省多個設計的空間。

然而目前現有的主流動態可重構平臺架構，主要是通過設計者將提前設計好的硬件模塊配置數據，事先預置寫入到FPGA周邊的存儲器之中，運行時則根據場景需求，通過FPGA內部的加載與重配置機制來切換不同功能的部分可重構硬件模塊并加載執行。這種封閉式的可重構計算系統要求開發人員盡可能提前考慮到各種突發情況，編寫盡可能完善的硬件模塊配置數據。

而當FPGA正式進入不間斷工作狀態后，若運維人員發現預置的硬件模塊無法滿足新的應用需求，或部分可重構的硬件模塊需要升級優化時，則需要現場擦除、重寫存儲器件，維護期間不得不將配套的工業設施暫停待機甚至停止工作，運維成本過高。

此外，現階段的很多靜態邏輯區（負責通信、控制以及輔助部分重配置的進行）與FPGA內部的動態邏輯區（負責可重構系統的主體功能）共存的設計方案中，即使系統已經完成部分重構的工作，進入了以動態區邏輯功能為主的穩定運行階段，此時的靜態區邏輯仍然工作在較高的時鐘頻率下，造成不必要的功耗浪費，甚至還會因芯片長期高頻率工作狀態而帶來過熱風險。由于實際工程應用場景中，系統絕大部分時間均不需要靜態邏輯區工作在高頻率。因此如何對時鐘進行管理，盡可能降低系統功耗，是本領域技術人員亟需解決一個技術難題。

發明內容

本發明的目的是提供一種面向遠程FPGA設備的動態部分可重構配置裝置及方法，降低系統功耗以及運維成本。

為實現上述目的，本發明提供了如下方案：