[發明專利]基于碳化硅平面型MOS結構的PIN二極管

有效

• 申請號: 202110025621.5
• 申請日: 2021-01-08
• 公開（公告）號: CN112838129B
• 公開（公告）日: 2022-04-05
• 發明（設計）人: 夏華忠;黃傳偉;李健;諸建周;呂文生;談益民
• 申請（專利權）人: 江蘇東海半導體股份有限公司
• 主分類號: H01L29/868
• 分類號: H01L29/868;H01L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種基于碳化硅平面型MOS結構的PIN二極管。其包括半導體襯底，在所述半導體襯底上設置P型阱區、N型阱區以及低摻雜本征半導體區，P型阱區通過低摻雜本征半導體區與N型阱區間隔，低摻雜本征半導體區分別與P型阱區、N型阱區鄰接；還包括正極區結構、負極區結構以及分裂柵區結構，正極區結構與與P型阱區適配連接，負極區結構與N型阱區適配，分裂柵區結構位于正極區結構與負極區結構之間；本發明能有效地降低PIN二極管的開關損耗，提高PIN二極管的開關速度，還可以實現碳化硅PIN二極管的自修復，進而提高PIN二極管的電學性能。

技術領域

本發明涉及一種PIN二極管，尤其是一種基于碳化硅平面型MOS結構的PIN二極管。

背景技術

碳化硅（SiC）材料具有禁帶寬度大、臨界擊穿場強高、熱導率大、飽和電子漂移速度高和介電常數低等優點，被廣泛應用于高頻、大功率、耐高溫、抗輻射等電子器件中。碳化硅PIN二極管在正向偏壓下具有低導通電壓，但在電流換向時會出現反向恢復電流，進而產生關斷損耗功率。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種基于碳化硅平面型MOS結構的PIN二極管，其能有效地降低PIN二極管的開關損耗，提高PIN二極管的開關速度，還可以實現碳化硅PIN二極管的自修復，進而提高PIN二極管的電學性能。

按照本發明提供的技術方案，所述基于碳化硅平面型MOS結構的PIN二極管，在所述PIN二極管的截面上，包括半導體襯底，在所述半導體襯底上設置P型阱區、N型阱區以及低摻雜本征半導體區，P型阱區通過低摻雜本征半導體區與N型阱區間隔，低摻雜本征半導體區分別與P型阱區、N型阱區鄰接；

還包括正極區結構、負極區結構以及分裂柵區結構，正極區結構與與P型阱區適配連接，負極區結構與N型阱區適配，分裂柵區結構位于正極區結構與負極區結構之間；

所述分裂柵區結構包括位于N型阱區上的第一絕緣介電層、設置于所述P型阱區上的第二絕緣介電層，所述第一絕緣介電層與N型阱區接觸，第二絕緣介電層與P型阱區接觸；在第一絕緣介電層上設置第一柵極多晶硅層，在第二絕緣介電層上設置第二柵極多晶硅層，在第一柵極多晶硅層上設置第一柵極金屬層，在第二柵極多晶硅層上設置第二柵極金屬層，第一柵極金屬層與第二柵極金屬層間電連接，且第一柵極金屬層與第一柵極多晶硅層歐姆接觸，第二柵極金屬層與第二柵極多晶硅層歐姆接觸。

所述正極區結構包括設置于P型阱區內的N型輕摻雜區以及P型重摻雜正極區，在所述N型輕摻雜區內設置N型重摻雜正極區，P型重摻雜正極區位于N型重摻雜正極區的外側，所述N型重摻雜正極區、P型重摻雜正極區均與P型阱區上方的正極金屬層歐姆接觸。

所述負極區結構包括設置N型阱區內的P型輕摻雜區以及N型重摻雜負極區，在所述P型輕摻雜區內設置P型重摻雜負極區，N型重摻雜負極區位于P型重摻雜負極區的外側，所述N型輕摻雜負極區、P型重摻雜負極區均與N型阱區上的負極金屬層歐姆接觸。

所述半導體襯底包括SiC襯底。

所述正極金屬層、第一柵極金屬層、第二柵極金屬層為同一工藝步驟層，且正極金屬層、第一柵極金屬層、第二柵極金屬層相對應的材料包括銅或鋁。

所述負極金屬層、第一柵極金屬層、第二柵極金屬層為同一工藝步驟層，且負極金屬層、第一柵極金屬層、第二柵極金屬層相對應的材料包括銅或鋁。

本發明的優點：通過采用N型輕摻雜區以及P型輕摻雜區可以有效地降低MOS晶體管的柵溝道比導通電阻，當形成PIN二極管的正極金屬層接通正向電壓時，會形成正向導通；當形成PIN二極管的負極金屬層接通反向電壓時，會形成反向截止，若對MOS晶體管的柵電極加電壓，使得MOS晶體管的柵溝道導通，便會在柵溝道處形成PIN二極管的正向導通，即所形成的PIN二極管可以有效地降低開關損耗和提高開關速度，還可以實現自修復，進而提高該半導體器件的電學性能。

附圖說明