[發明專利]用于晶圓級測試的芯片和晶圓

在審

• 申請號: 202110023414.6
• 申請日: 2021-01-08
• 公開（公告）號: CN112864130A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 張慶文
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本申請涉及晶圓級測試領域，具體涉及用于晶圓級測試的芯片和晶圓。其中，用于晶圓級測試的芯片，用于晶圓級測試的芯片包括：半導體襯底，半導體襯底包括相對的正面和和背面；半導體器件有源區，半導體器件有源區形成于半導體襯底的正面；互連層，互連層形成于半導體襯底的正面上，包括互連區和測試區；互連焊盤，互連焊盤形成于互連區中，通過互連結構與半導體器件有源區電性耦合；測試焊盤，測試焊盤形成于測試區中，通過鍵合線與互連焊盤電性耦合。晶圓包括若干個呈陣列式排布的上述用于晶圓級測試的芯片，相鄰兩個芯片之間形成劃片槽。本申請能夠解決相關技術中，需要提供不同結構的探針卡，以與具有不同焊盤排布結構的芯片匹配耦合的問題。

技術領域

本申請涉及晶圓級測試領域，具體涉及一種用于晶圓級測試的芯片和晶圓。

背景技術

在晶圓出廠前，需要對晶圓上的芯片進行測試，以判斷芯片性能的好壞。在晶圓芯片測試中，目標晶圓被安裝在測試機臺上，其上目標芯片的焊盤(pad)通過探針卡與測試機臺電性耦合，由測試機臺通過執行測試指令，以完成對目標芯片的測試過程。測試完一個芯片，探針卡與下一目標芯片的焊盤電性耦合，以繼續進行測試。

相關技術中，不同芯片上焊盤的數量以及位置有所差異，因此在進行晶圓級測試過程時，需要提供不同結構的探針卡，以與具有不同焊盤排布結構的芯片匹配耦合。但是，探針卡的制作周期較長，且針對具有不同焊盤排布結構的芯片分別提供不同的探針卡，不僅增大生產成本，還會拖慢對晶圓芯片的測試進程。

發明內容

本申請提供了一種晶圓級測試的芯片和晶圓，可以解決相關技術中，需要提供不同結構的探針卡，以與具有不同焊盤排布結構的芯片匹配耦合的問題。

作為本申請的第一方面，提供一種用于晶圓級測試的芯片，所述用于晶圓級測試的芯片包括：

半導體襯底，所述半導體襯底包括相對的正面和和背面；

半導體器件有源區，所述半導體器件有源區形成于所述半導體襯底的正面；

互連層，所述互連層形成于所述半導體襯底的正面上，包括互連區和測試區；

互連焊盤，所述互連焊盤形成于所述互連區中，通過互連結構與所述半導體器件有源區電性耦合；

測試焊盤，所述測試焊盤形成于所述測試區中，通過鍵合線與所述互連焊盤電性耦合。

可選的，所述互連焊盤包括多個，所述測試焊盤包括與所述互連焊盤對應的多個；所述測試焊盤通過鍵合線與所述互連焊盤一一對應連接。

可選的，所述互連焊盤和所述測試焊盤的上表面外露。

可選的，所述互連層包括在縱向上依次層疊的m層互連子層；

所述互連結構，在所述互連層中，沿縱向上至少穿過兩層所述互連子層。

可選的，所述測試焊盤形成于所述互連層的第m層互連子層中；

所述第m層互連子層，與，包含有所述互連結構頂部的所述互連子層之間相鄰，或至少間隔一層互連子層。

可選的，所述鍵合線位于第m層互連子層中，或者，位于間隔在所述第m層互連子層，和，包含有所述互連結構的最上層所述互連子層之間的互連子層中。

可選的，所述鍵合線與所述互連結構在所述互連層中互不接觸。

可選的，所述測試焊盤用于連接晶圓測試設備的探針卡；所述測試焊盤的排布結構與所述探針卡針腳分布結構吻合。

作為本申請的第二方面，提供一種晶圓，所述晶圓包括若干個呈陣列式排布的如本申請第一方面所述用于晶圓級測試的芯片，相鄰兩個芯片之間形成劃片槽。