[發(fā)明專利]電子電路及半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202110022351.2
• 申請(qǐng)日: 2021-01-08
• 公開(kāi)（公告）號(hào): CN113394970B
• 公開(kāi)（公告）日: 2023-08-15
• 發(fā)明（設(shè)計(jì)）人: 藤本巧
• 申請(qǐng)（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號(hào): H02M3/07
• 分類號(hào): H02M3/07;H10B43/10;H10B43/40;H10B43/27;G11C5/14
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 張世俊

一實(shí)施方式提供一種能夠使用電源電壓適當(dāng)?shù)貓?zhí)行升壓動(dòng)作的電子電路、以及搭載該電子電路的半導(dǎo)體裝置。根據(jù)一實(shí)施方式，在電荷泵電路中，第一電容元件的一端連接到第一節(jié)點(diǎn)，另一端連接到第二節(jié)點(diǎn)。第一反相器具有被供給時(shí)鐘信號(hào)的輸入節(jié)點(diǎn)及能夠經(jīng)由第一線連接到第二節(jié)點(diǎn)的輸出節(jié)點(diǎn)。第一電壓檢測(cè)電路具有電連接到第一線的輸入節(jié)點(diǎn)。第三晶體管的源極連接到第三節(jié)點(diǎn)，漏極連接到第二節(jié)點(diǎn)。第二反相器具有配置在第一電壓檢測(cè)電路一側(cè)的輸入節(jié)點(diǎn)及能夠經(jīng)由第二線連接到第四節(jié)點(diǎn)的輸出節(jié)點(diǎn)。第二電容元件的一端連接到第四節(jié)點(diǎn)，另一端連接到第三節(jié)點(diǎn)。

[相關(guān)申請(qǐng)案]

本申請(qǐng)案享有以日本專利申請(qǐng)案2020-44333號(hào)(申請(qǐng)日：2020年3月13日)為基礎(chǔ)申請(qǐng)案的優(yōu)先權(quán)。本申請(qǐng)案通過(guò)參照該基礎(chǔ)申請(qǐng)案而包含基本申請(qǐng)案的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本實(shí)施方式涉及一種電子電路及搭載該電子電路的半導(dǎo)體裝置，特別是半導(dǎo)體存儲(chǔ)裝置。

背景技術(shù)

例如，在半導(dǎo)體裝置、特別是半導(dǎo)體存儲(chǔ)裝置中，有時(shí)利用電荷泵電路使用電源電壓執(zhí)行升壓動(dòng)作，以產(chǎn)生高于電源電壓的電壓。因此，期望一種能夠使用電源電壓適當(dāng)?shù)貓?zhí)行升壓動(dòng)作的電子電路。

發(fā)明內(nèi)容

一實(shí)施方式提供一種能夠使用電源電壓適當(dāng)?shù)貓?zhí)行升壓動(dòng)作的電子電路，以及搭載該電子電路的半導(dǎo)體裝置，特別是半導(dǎo)體存儲(chǔ)裝置。

根據(jù)一實(shí)施方式，提供一種具有電荷泵電路的電子電路。電荷泵電路具有第一晶體管、第二晶體管、第一電容元件、第一反相器、第一電壓檢測(cè)電路、第三晶體管、第二反相器及第二電容元件。第一晶體管的漏極連接到輸入節(jié)點(diǎn)，源極連接到第一節(jié)點(diǎn)。第二晶體管的漏極連接到第一節(jié)點(diǎn)，源極連接到輸出節(jié)點(diǎn)。第一電容元件的一端連接到第一節(jié)點(diǎn)，另一端連接到第二節(jié)點(diǎn)。第一反相器具有被供給時(shí)鐘信號(hào)的輸入節(jié)點(diǎn)、及能夠經(jīng)由第一線連接到第二節(jié)點(diǎn)的輸出節(jié)點(diǎn)。第一電壓檢測(cè)電路具有電連接到第一線的輸入節(jié)點(diǎn)。第三晶體管的源極連接到第三節(jié)點(diǎn)，漏極連接到第二節(jié)點(diǎn)。第二反相器具有電連接到第一電壓檢測(cè)電路的輸入節(jié)點(diǎn)、及能夠經(jīng)由第二線連接到第四節(jié)點(diǎn)的輸出節(jié)點(diǎn)。第二電容元件的一端連接到第四節(jié)點(diǎn)，另一端連接到第三節(jié)點(diǎn)。

附圖說(shuō)明

圖1是示出搭載實(shí)施方式的電子電路的半導(dǎo)體裝置(半導(dǎo)體存儲(chǔ)裝置)的構(gòu)成的圖。

圖2是示出實(shí)施方式中的存儲(chǔ)單元陣列的構(gòu)成的圖。

圖3是示出實(shí)施方式中的存儲(chǔ)單元陣列的構(gòu)成的電路圖。

圖4是示出實(shí)施方式中的電荷泵電路的構(gòu)成的電路圖。

圖5是示出實(shí)施方式中的電荷泵電路的動(dòng)作(輸出電壓低時(shí))的波形圖。

圖6(a)～(c)是示出實(shí)施方式中的電荷泵電路的動(dòng)作的圖。

圖7是示出實(shí)施方式中的電荷泵電路的動(dòng)作(輸出電壓中等程度時(shí))的波形圖。

圖8是示出實(shí)施方式中的電荷泵電路的動(dòng)作(輸出電壓高時(shí))的波形圖。

圖9是示出實(shí)施方式的第一變化例中的電荷泵電路的構(gòu)成的電路圖。

圖10是示出實(shí)施方式的第二變化例中的電荷泵電路的構(gòu)成的電路圖。

圖11是示出實(shí)施方式的第三變化例中的電荷泵電路的構(gòu)成的電路圖。

圖12(a)～(d)是示出實(shí)施方式及其第一至第三變化例中的電荷泵電路的特性的圖。

圖13是示出實(shí)施方式的第四變化例中的電荷泵電路的構(gòu)成的電路圖。

具體實(shí)施方式

以下，參考附圖詳細(xì)地說(shuō)明實(shí)施方式的電子電路及搭載該電子電路的半導(dǎo)體裝置(半導(dǎo)體存儲(chǔ)裝置)。另外，本發(fā)明不受該實(shí)施方式限定。

(實(shí)施方式)