[發明專利]一種納米圖形的制備方法

在審

• 申請號: 202110020058.2
• 申請日: 2021-01-07
• 公開（公告）號: CN114743866A
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 賈海強;陳弘;唐先勝
• 申請（專利權）人: 中國科學院物理研究所
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 北京市英智偉誠知識產權代理事務所(普通合伙) 11521
• 代理人: 劉丹妮;姚望舒

本發明提供了一種納米圖形的制備方法，所述方法通過薄膜沉積技術制備納米圖形，所述方法可以簡化納米尺度的柵的制備，精確控制柵長尺寸，并實現納米圖形器件的制備，進而提升電子器件的性能。

技術領域

本發明涉及半導體器件制備領域，不僅僅涉及分立器件，同時也覆蓋集成電路制備領域，具體涉及一種利用薄膜沉積技術制備納米圖形的方法。

背景技術

無論是制備分立半導體器件還是制備集成電路，均需要涉及到制備納米圖形。當前線寬為100nm以下納米圖形的制備可以通過紫外光刻、電子束曝光、納米壓印等方法制備得到。

在集成電路領域，Fin-FET工藝，是納米圖形制備的一個常用工藝，在使用EUV光刻機制備時，其尺寸不僅依賴于光刻設備的分辨率，還取決于光刻工藝中的光刻膠種類、烘烤溫度、曝光劑量、顯影溫度和時間等多種影響因素。所需要花費的成本較高，對于設備的需求較大，不容易進行生產。

利用電子束曝光技術(EBL)進行制備，可以制備得到10nm以下的精細結構。但是對于EBL而言，其效率較低，而且具有很強的鄰近效應，對于裝置的穩定性要求很高，同時針對電子束曝光的顯影和刻蝕工藝也存在很大的問題。納米壓印技術當前的模板加工可以說絕大部分是依賴光刻的，特別是納米級的結構，幾乎繞不來電子束光刻等手段，這要導致了壓印模板的價格昂貴。納米壓印的殘膠會比光刻更嚴重，在一些特殊不希望出現底膠的地方需要通過工藝手段去除底膠。

為了維持半導體產業的不斷發展，需要研制新的制備方法，以便于可以簡化納米圖形的制備，精確控制圖形尺寸，并實現納米圖形器件的制備，進而提升電子器件的性能。

發明內容

本發明的目的在于針對目前手段的缺點，針對納米圖形的制備和獲取，提出結合薄膜沉積技術制備納米圖形的方法，提高器件的制備工藝，減少器件的制備成本。

在闡述本發明內容之前，定義本文中所使用的術語如下：

術語“ALD”是指：Atomiclayer Deposition，原子層沉積。

術語“CMP”是指：Chemical Mechanical Polishing，化學機械拋光。

術語“RIE”是指：Reaction Ionetching，反應離子刻蝕。

術語“PECVD”是指：Plasma Enhanced Chemical Vapor Deposition，等離子體增強化學的氣相沉積。

術語“ICP-CVD”是指：Inductive Coupled Plasma Chemical Vapor Deposition，感應耦合等離子體-化學氣相沉積。

術語“DUV光刻”是指：深紫外光刻。

術語“EUV光刻”是指：極紫外光刻。

術語“HEMT”是指：高電子遷移率晶體管。

術語“NAND”是指：Not AND，計算機閃存設備。

術語“PSG”是指：磷硅玻璃。

術語“ICP”是指：感應耦合等離子體。

術語“MESFET”是指：Metal-Semiconductor Field Effect Transistor，金屬-半導體場效應晶體管。

術語“MOSFET”是指：Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導體場效應晶體管。

本發明的第一方面提供了一種納米圖形的制備方法，所述方法包括以下步驟：

(1)提供工藝制備所需的晶圓；