[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110019713.2
• 申請日: 2021-01-07
• 公開（公告）號: CN113097304A
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 林士堯;林志翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

本公開涉及半導體器件及其制造方法。一種方法，包括：形成有源溝道區域；形成虛設溝道區域；在有源溝道區域之上形成第一柵極電介質層；在虛設溝道區域之上形成第二柵極電介質層；從虛設溝道區域去除第二柵極電介質層；在虛設溝道區域之上并且與虛設溝道區域接觸地形成柵極隔離區域；以及形成第一柵極堆疊和第二柵極堆疊。第一柵極堆疊在有源溝道區域上。柵極隔離區域將第一柵極堆疊與第二柵極堆疊分開。

技術領域

本公開涉及半導體器件及其制造方法。

背景技術

金屬氧化物半導體(MOS)器件是集成電路中的基本構建元件。MOS器件可以具有由摻雜有p型或n型雜質的多晶硅形成的柵極電極，該p型雜質或n型雜質是使用諸如離子注入或熱擴散之類的摻雜工藝來摻雜的。可以將柵極電極的功函數調整為硅的頻帶邊沿。對于n型金屬氧化物半導體(NMOS)器件，可以將功函數調整為接近硅的導帶。對于P型金屬氧化物半導體(PMOS)器件，可以將功函數調整為接近硅的價帶。可以通過選擇適當的雜質來調整多晶硅柵極電極的功函數。

具有多晶硅柵極電極的MOS器件表現出載流子耗盡效應，這也被稱為多晶硅柵耗盡效應。當所施加的電場從靠近柵極電介質的柵極區域掃除載流子而形成耗盡層時，發生多晶硅柵耗盡效應。在n摻雜的多晶硅層中，耗盡層包括電離的非移動供體位點，其中，在p摻雜的多晶硅層中，耗盡層包括電離的非移動受體位點。耗盡效應產生有效柵極電介質厚度的增加，使得更難在半導體的表面處形成反型層(inversion layer)。

可以通過形成金屬柵極電極來解決多晶硅柵耗盡問題，其中在NMOS器件和PMOS器件中使用的金屬柵極也可以具有頻帶邊沿功函數。因此，所得金屬柵極包括多個層，以滿足NMOS器件和PMOS器件的要求。

金屬柵極的形成通常包括：形成虛設柵極電介質和虛設柵極電極，去除虛設柵極電介質和虛設柵極電極以形成溝槽，在溝槽中沉積高k電介質層和金屬層，以及執行化學機械拋光(CMP)工藝以去除高k電介質層和金屬層的多余部分。金屬層的剩余部分形成金屬柵極。

發明內容

根據本公開的一個實施例，提供了一種制造半導體器件的方法，包括：形成有源溝道區域；形成虛設溝道區域；在所述有源溝道區域之上形成第一柵極電介質層；在所述虛設溝道區域之上形成第二柵極電介質層；從所述虛設溝道區域去除所述第二柵極電介質層；在所述虛設溝道區域之上并且與所述虛設溝道區域接觸地形成柵極隔離區域；以及形成第一柵極堆疊和第二柵極堆疊，其中，所述第一柵極堆疊在所述有源溝道區域上，并且其中，所述柵極隔離區域將所述第一柵極堆疊與所述第二柵極堆疊分開。

根據本公開的另一實施例，提供了一種半導體器件，包括：虛設鰭，包括第一部分和第二部分，其中所述虛設鰭包括電介質材料；柵極隔離區域，在所述虛設鰭之上并且與所述虛設鰭接觸；第一柵極堆疊和第二柵極堆疊，在所述虛設鰭的第一部分的相反側并且與所述虛設鰭的第一部分接觸；接觸蝕刻停止層，在所述虛設鰭的第二部分的相反側壁和頂表面上；以及層間電介質，在所述接觸蝕刻停止層之上。

根據本公開的又一實施例，提供了一種半導體器件，包括：半導體襯底；隔離區域，延伸到所述半導體襯底中；第一突出的半導體鰭和第二突出的半導體鰭，彼此平行并且突出高于所述隔離區域；虛設鰭，在所述第一突出的半導體鰭和所述第二突出的半導體鰭之間；第一柵極堆疊和第二柵極堆疊，分別在所述第一突出的半導體鰭和所述第二突出的半導體鰭的頂表面和側壁上延伸；以及柵極隔離區域，在所述第一柵極堆疊和所述第二柵極堆疊之間，其中，所述柵極隔離區域在所述虛設鰭之上并且與所述虛設鰭接觸。

附圖說明

在結合附圖閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各方面。應當注意，根據行業的標準做法，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。