[發明專利]一種基于FPGA的三維疊前逆時偏移成像異構計算加速系統在審
| 申請號： | 202110017659.8 | 申請日： | 2021-01-07 |
| 公開（公告）號： | CN112612057A | 公開（公告）日： | 2021-04-06 |
| 發明（設計）人： | 瞿雷;張晨洋 | 申請（專利權）人： | 上海雪湖科技有限公司 |
| 主分類號： | G01V1/36 | 分類號： | G01V1/36 |
| 代理公司： | 上海浙晟知識產權代理事務所(普通合伙) 31345 | 代理人： | 楊小雙 |
| 地址： | 200050 上海市*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga 三維 疊前逆時 偏移 成像 計算 加速 系統 | ||
【權利要求書】：
1.一種基于FPGA的三維疊前逆時偏移成像異構計算加速系統，其特征在于，所述系統包括CPU模塊和FPGA模塊，所述CPU模塊和所述FPGA模塊通過數據交互驅動接口進行數據交互；
所述CPU模塊中封裝有算法數據生成模塊、Header生成模塊、數據組裝模塊以及Boundary模塊；所述Header生成模塊、數據組裝模塊以及Boundary模塊通過數據交互驅動接口與FPGA模塊進行數據傳輸，所述FPGA模塊將計算完的單炮數據通過數據交互模塊輸送至單炮成像模塊，用以完成疊加數據處理。
2.如權利要求1所述的基于FPGA的三維疊前逆時偏移成像異構計算加速系統，其特征在于，所述數據交互驅動接口為PCIE接口。
3.如權利要求2所述的基于FPGA的三維疊前逆時偏移成像異構計算加速系統，其特征在于，數據交互模塊、Header生成模塊、數據組裝模塊連通過所述PCIE接口連接所述FPGA模塊。
4.如權利要求1所述的基于FPGA的三維疊前逆時偏移成像異構計算加速系統，其特征在于，所述單炮成像模塊連接有多炮數據成像疊加模塊，所述多炮數據成像疊加模塊實現疊加數據處理。
5.如權利要求4所述的基于FPGA的三維疊前逆時偏移成像異構計算加速系統，其特征在于，所述多炮數據成像疊加模塊連接有低頻濾波處理模塊。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海雪湖科技有限公司，未經上海雪湖科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110017659.8/1.html，轉載請聲明來源鉆瓜專利網。
