[發明專利]一種測量高能粒子離化電荷粒徑的方法在審
| 申請號： | 202110014987.2 | 申請日： | 2021-01-06 |
| 公開（公告）號： | CN112817036A | 公開（公告）日： | 2021-05-18 |
| 發明（設計）人： | 閆薇薇;曾傳濱;高林春;李曉靜;倪濤;李多力;羅家俊;韓鄭生 | 申請（專利權）人： | 中國科學院微電子研究所 |
| 主分類號： | G01T5/00 | 分類號： | G01T5/00;G01T5/02;G01N15/02;G11C11/417 |
| 代理公司： | 北京華沛德權律師事務所 11302 | 代理人： | 房德權 |
| 地址： | 100029 *** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 測量 高能 粒子 電荷 粒徑 方法 | ||
1.一種測量高能粒子離化電荷粒徑的方法，其特征在于，包括：
采用單個高能粒子垂直入射設置有多個分頁的靜態隨機存儲器電路的方式進行輻照實驗；
在所述輻照實驗中，獲取選通的所述多個分頁的靜態隨機存儲器電路單粒子翻轉閾值；
基于所述靜態隨機存儲器電路單粒子翻轉閾值以及所述多個分頁的串聯器件間距確定高能粒子離化電荷粒徑。
2.如權利要求1所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述靜態隨機存儲器電路包括：四個分頁；
所述四個分頁內分別對應設置有6管靜態存儲單元電路、第一10管靜態存儲單元電路、第二10管靜態存儲單元電路以及第三10管靜態存儲單元電路；
其中，所述第一10管靜態存儲單元電路的串聯器件間距d1、第二10管靜態存儲單元電路的串聯器件間距d2以及第三10管靜態存儲單元電路的串聯器件間距d3，且d1d2d3。
3.如權利要求2所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述獲取選通的所述多個分頁的靜態隨機存儲器電路單粒子翻轉閾值包括：
分別選通所述四個分頁，并獲取所述6管靜態存儲單元電路、所述第一10管靜態存儲單元電路、所述第二10管靜態存儲單元電路以及所述第三10管靜態存儲單元電路單粒子效應閾值LET0、LET1、LET2以及LET3。
4.如權利要求3所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述基于所述靜態隨機存儲器電路單粒子翻轉閾值以及所述多個分頁的串聯器件間距確定高能粒子離化電荷粒徑包括：
當LET0≈LET1≈LET2≈LET3時，則高能粒子離化電荷粒徑D滿足D≥d3；
當LET0≈LET1≈LET2LET3時，則高能粒子離化電荷粒徑D滿足d2≤Dd3；
當LET0≈LET1LET2≈LET3，則高能粒子離化電荷粒徑D滿足d1≤Dd2；
當LET0LET1≈LET2≈LET3，則則重離子粒徑D滿足Dd1。
5.如權利要求1所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述靜態隨機存儲器電路采用SOI工藝制備。
6.如權利要求2所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述6管靜態存儲單元電路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管；
所述第一PMOS管的源極與所述第二PMOS管的源極連接電源電壓VDD，所述第一PMOS管的漏極以及所述第二PMOS管的柵極連接第二存儲節點，所述第一PMOS管的柵極以及所述第二PMOS管的漏極連接第一存儲節點；
所述第一NMOS管的漏極以及所述第二NMOS管的柵極連接所述第一存儲節點，所述第一NMOS管的柵極以及所述第二NMOS管的漏極連接所述第二存儲節點，所述第一NMOS管的源極以及所述第二NMOS管的源極接地；
所述第三NMOS管的源極連接所述第一存儲節點，所述第三NMOS管的柵極與字線連接，所述第三NMOS管的漏極連接第一位線；
所述第四NMOS管的源極連接所述第二存儲節點，所述第四NMOS管的柵極與字線連接，所述第四NMOS管的漏極連接第二位線。
7.如權利要求2所述的測量高能粒子離化電荷粒徑的方法，其特征在于，所述第一10管靜態存儲單元電路包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管以及第十NMOS管；
所述第三PMOS管的源極連接電源電壓VDD，所述第三PMOS管的漏極連接所述第四PMOS管的源極，所述第四PMOS管的漏極連接第三存儲節點，所述第三PMOS管的柵極以及所述第四PMOS管的柵極連接第四存儲節點；
所述第五PMOS管的源極連接電源電壓VDD、所述第五PMOS管的漏極連接所述第六PMOS管的源極，所述第六PMOS管的漏極連接所述第四存儲節點，所述第五PMOS管的柵極以及所述第六PMOS管的柵極連接所述第三存儲節點；
所述第五NMOS管的漏極連接所述第三存儲節點，所述第五NMOS管的源極連接所述第六NMOS管的漏極，所述第六NMOS管的漏極接地，所述第五NMOS管的柵極和所述第六NMOS管的柵極連接所述第四存儲節點；
所述第七NMOS管的漏極連接所述第四存儲節點，所述第七NMOS管的源極連接所述第八NMOS管的漏極，所述第八NMOS管的源極接地，所述第七NMOS管的柵極以及所述第八NMOS管的柵極連接所述第三存儲節點；
所述第九NMOS管的源極連接所述第三存儲節點，所述第九NMOS管的漏極連接第一位線，所述第九NMOS管的柵極連接字線；
所述第十NMOS管的源極連接所述第四存儲節點，所述第十NMOS管的漏極連接第二位線，所述第十NMOS管的柵極連接字線。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所，未經中國科學院微電子研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110014987.2/1.html，轉載請聲明來源鉆瓜專利網。
