[發(fā)明專利]新型存儲(chǔ)器測(cè)試結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110013169.0
• 申請(qǐng)日: 2021-01-06
• 公開(kāi)（公告）號(hào): CN112767989A
• 公開(kāi)（公告）日: 2021-05-07
• 發(fā)明（設(shè)計(jì)）人: 劉瑞盛;蔣信;喻濤
• 申請(qǐng)（專利權(quán)）人: 波平方科技（杭州）有限公司
• 主分類號(hào): G11C29/12
• 分類號(hào): G11C29/12;G11C29/18;G11C29/00;H01L23/544
• 代理公司: 杭州宇信聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 33401
• 代理人: 王健

本發(fā)明涉及一種新型存儲(chǔ)器測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)插放于晶圓劃片槽區(qū)域內(nèi)，包括：測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列，所述測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列與正常芯片區(qū)域的存儲(chǔ)位元陣列的部分或全部結(jié)構(gòu)一致且具有相同的工藝流程；尋址編譯器，排布于所述測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列周圍，包括字線尋址編譯器和節(jié)線尋址編譯器，其中字線尋址編譯器連接存儲(chǔ)位元陣列中的字線，每一列的存儲(chǔ)位元共用一條字線；節(jié)線尋址編譯器連接存儲(chǔ)位元陣列的節(jié)線，每一行的存儲(chǔ)位元共用同一條節(jié)線。該測(cè)試結(jié)構(gòu)可以有效地監(jiān)控存儲(chǔ)芯片區(qū)域中器件的工藝特征以及各項(xiàng)性能，從而幫助提高芯片性能，均一性以及可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件測(cè)試技術(shù)領(lǐng)域，具體涉及一種新型存儲(chǔ)器的測(cè)試結(jié)構(gòu)。

背景技術(shù)

在新型存儲(chǔ)芯片研發(fā)制備過(guò)程中，往往需要使用專用的測(cè)試結(jié)構(gòu)來(lái)對(duì)正常芯片區(qū)域的器件/陣列的各項(xiàng)工藝指標(biāo)、性能以及良品率等進(jìn)行在線監(jiān)測(cè)。通常這些測(cè)試結(jié)構(gòu)的布局與芯片真正陣列的布局會(huì)有所不同，因而在研發(fā)制造過(guò)程中從測(cè)試結(jié)構(gòu)獲得的工藝數(shù)據(jù)無(wú)法準(zhǔn)確地反映正常芯片區(qū)域的相關(guān)參數(shù)的真實(shí)情況，從而影響芯片工藝的優(yōu)化。另一方面，從測(cè)試結(jié)構(gòu)獲得的位元/陣列的性能數(shù)據(jù)和從正常芯片區(qū)域獲得的數(shù)據(jù)可能會(huì)存在差異，從而造成對(duì)芯片性能的分析存在偏差。因此，能夠真實(shí)正常反映芯片區(qū)域各項(xiàng)器件性能以及工藝參數(shù)的測(cè)試結(jié)構(gòu)非常重要。

發(fā)明內(nèi)容

為解決上述的測(cè)試結(jié)構(gòu)不能真實(shí)反映芯片真正區(qū)域的各項(xiàng)參數(shù)的問(wèn)題，本發(fā)明致力于提供一種新型非易失存儲(chǔ)芯片的新型測(cè)試結(jié)構(gòu)。新型非易失存儲(chǔ)芯片包括但不限于例如鐵電隨機(jī)存儲(chǔ)器(FRAM)、自旋轉(zhuǎn)移磁矩磁性隨機(jī)存儲(chǔ)器(STT-MRAM)，阻變隨機(jī)存儲(chǔ)器(RRAM)，相變隨機(jī)存儲(chǔ)器(PCRAM)等。

本發(fā)明通過(guò)以下技術(shù)方案達(dá)到上述目的：

一種新型存儲(chǔ)器測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)插放于晶圓劃片槽區(qū)域內(nèi)，包括：

測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列，所述存儲(chǔ)位元陣列與正常芯片區(qū)域存儲(chǔ)位元陣列的部分或全部結(jié)構(gòu)一致且具有相同的工藝流程；

尋址編譯器，排布于所述測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列周圍，包括字線尋址編譯器和節(jié)線尋址編譯器，其中字線尋址編譯器連接存儲(chǔ)位元陣列中的字線，每一列的存儲(chǔ)位元共用一條字線；節(jié)線尋址編譯器連接存儲(chǔ)位元陣列的節(jié)線，每一行的存儲(chǔ)位元共用同一條節(jié)線。

可選的，所述存儲(chǔ)位元陣列中的存儲(chǔ)位元包括鐵電隨機(jī)存儲(chǔ)器、自旋轉(zhuǎn)移力矩磁性隨機(jī)存儲(chǔ)器、阻變隨機(jī)存儲(chǔ)器、相變存儲(chǔ)器或連線通孔。

進(jìn)一步的，所述尋址編譯器的多路復(fù)用器采用獨(dú)熱碼解碼模式，任何時(shí)候只有一門為高電壓輸出，而其它的輸出都保持在低電壓。

進(jìn)一步的，所述尋址編譯器接受的地址信息輸入來(lái)自于地址緩沖。

可選的，所述字線尋址編譯器整體排放于測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列的上方和下方，測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列的每列字線的兩端同時(shí)連接上下字線尋址編譯器；

或者，所述字線尋址編譯器分兩部分排放于測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列的上方和下方，且分別連接存儲(chǔ)位元陣列字線的一端；

或者，所述字線尋址編譯器整體排放于測(cè)試結(jié)構(gòu)存儲(chǔ)位元陣列的上方或下方，連接每列字線的上端或下端。

進(jìn)一步的，所述字線尋址編譯器耦接電壓端Vg和電壓端Vg-；其中Vg用于給所選中的字線列中的所有控制晶體管施加?xùn)艠O電壓，Vg-用于給其他未選中的字線列中的控制晶體管施加負(fù)電壓以抑制漏電流。

進(jìn)一步的，所述節(jié)線尋址編譯器分別連接左右電壓端V_BL和V_BR，其中V_BL用于給所選中的節(jié)線上的測(cè)試結(jié)構(gòu)存儲(chǔ)位元施加電壓并測(cè)量相應(yīng)電流，V_BR用于進(jìn)行開(kāi)爾文測(cè)試。

進(jìn)一步的，所述測(cè)試結(jié)構(gòu)根據(jù)需要設(shè)置于晶圓所有或部分裸片的周邊劃片槽區(qū)域內(nèi)，每個(gè)裸片周圍設(shè)計(jì)為單個(gè)或多個(gè)。