[發明專利]三維半導體存儲器裝置

在審

• 申請號: 202110012743.0
• 申請日: 2021-01-06
• 公開（公告）號: CN113451327A
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 金成吉;金智美;金廷奐
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11578
• 分類號: H01L27/11578;H01L27/11582;H01L27/11568
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 田野;韓芳

1.一種半導體存儲器裝置，所述半導體存儲器裝置包括：

基底，具有單元陣列區域和連接區域；

電極結構，包括堆疊在基底上的電極，電極結構在連接區域上具有階梯結構；

垂直溝道結構，在單元陣列區域上穿透電極結構以電連接到基底；

虛設結構，在連接區域上穿透階梯結構；以及

第一側壁氧化物圖案，置于基底與虛設結構之間，

其中，虛設結構包括位于基底上方的上部分、與第一側壁氧化物圖案接觸的中間部分以及位于中間部分下方的下部分，并且

其中，隨著距上部分的垂直距離增大，中間部分的直徑減小直到中間部分的直徑達到其最小值，然后增大。

2.根據權利要求1所述的半導體存儲器裝置，

其中，垂直溝道結構包括從基底垂直延伸的垂直半導體圖案，

其中，垂直半導體圖案包括電連接到基底的下半導體圖案、位于下半導體圖案上的上半導體圖案以及位于下半導體圖案與上半導體圖案之間的中間半導體圖案，并且

其中，隨著距上半導體圖案的垂直距離增大，中間半導體圖案的直徑減小直到中間半導體圖案的直徑達到其最小值，然后增大。

3.根據權利要求2所述的半導體存儲器裝置，所述半導體存儲器裝置還包括置于基底與垂直溝道結構之間的第二側壁氧化物圖案，

其中，基底包括順序地堆疊的下半導體層、源極半導體層和上半導體層，并且

其中，第二側壁氧化物圖案置于上半導體層與中間半導體圖案之間。

4.根據權利要求3所述的半導體存儲器裝置，

其中，源極半導體層的第一部分與下半導體圖案接觸，

其中，源極半導體層的第二部分位于第二側壁氧化物圖案下方并且與中間半導體圖案接觸，并且

其中，第二部分的上部寬度比第二部分的下部寬度大。

5.根據權利要求2所述的半導體存儲器裝置，

其中，上半導體圖案包括溝道區，溝道區與堆疊在基底上的電極中的最下面的電極相鄰，并且

其中，中間半導體圖案的直徑的最小值比溝道區的厚度大。

6.根據權利要求2所述的半導體存儲器裝置，

其中，垂直溝道結構還包括置于垂直半導體圖案與堆疊在基底上的電極之間的垂直絕緣圖案，并且

其中，垂直絕緣圖案包括數據存儲層。

7.根據權利要求2所述的半導體存儲器裝置，

其中，下半導體圖案在其中包括第一空隙，

其中，虛設結構的下部分在其中包括第二空隙，并且

其中，第二空隙比第一空隙大。

8.根據權利要求1至權利要求7中的任意一項所述的半導體存儲器裝置，其中，第一側壁氧化物圖案的寬度與虛設結構的中間部分的直徑成反比地變化。

9.根據權利要求1至權利要求7中的任意一項所述的半導體存儲器裝置，所述半導體存儲器裝置還包括置于基底與虛設結構的下部分之間的底部氧化物圖案。

10.根據權利要求1所述的半導體存儲器裝置，

其中，虛設結構包括從基底垂直延伸的垂直半導體圖案，

其中，該垂直半導體圖案的位于虛設結構的上部分中的第一部分具有第一厚度，

其中，該垂直半導體圖案的位于虛設結構的下部分中的第二部分具有第二厚度，并且

其中，第一厚度比第二厚度小。

11.根據權利要求1至權利要求7中的任意一項所述的半導體存儲器裝置，所述半導體存儲器裝置還包括：

位線，電連接到垂直溝道結構；

上互連線，電連接到階梯結構；以及

外圍電路結構，位于基底下方。