[發(fā)明專利]存內(nèi)處理（PIM）系統(tǒng)和PIM系統(tǒng)的操作方法

在審

• 申請?zhí)枺?/td>: 202110012256.4
• 申請日: 2021-01-06
• 公開（公告）號: CN113157248A
• 公開（公告）日: 2021-07-23
• 發(fā)明（設(shè)計）人: 宋清基
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G06F7/575
• 分類號: G06F7/575;G06F7/491;G06N3/063
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;郭放

本發(fā)明涉及存內(nèi)處理(PIM)系統(tǒng)和PIM系統(tǒng)的操作方法。存內(nèi)處理(PIM)系統(tǒng)包括PIM設(shè)備和PIM控制器。PIM設(shè)備包括第一儲存區(qū)、第二儲存區(qū)以及被配置為分別從第一儲存區(qū)和第二儲存區(qū)接收第一數(shù)據(jù)和第二數(shù)據(jù)以執(zhí)行MAC算術(shù)運(yùn)算的乘法/累加(MAC)運(yùn)算器。PIM控制器控制PIM設(shè)備的存儲模式和MAC模式。PIM控制器被配置為在存儲模式下生成存儲命令并將其發(fā)送給PIM設(shè)備。另外，PIM控制器被配置為在MAC模式下生成第一MAC命令至第五MAC命令并將其發(fā)送至PIM設(shè)備。

相關(guān)申請的交叉引用

本申請要求于2020年1月7日提交的美國臨時申請62/958226和于2020年1月17日提交的韓國專利申請10-2020-0006903的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本公開的各種實施例涉及存內(nèi)處理(PIM)系統(tǒng)，更具體而言，涉及包括PIM設(shè)備和控制器的PIM系統(tǒng)以及操作該P(yáng)IM系統(tǒng)的方法。

背景技術(shù)

近來，不僅在信息技術(shù)行業(yè)而且在金融和醫(yī)療行業(yè)中，對人工智能(AI)的興趣都在增加。因此，在各個領(lǐng)域中，都考慮并原型化了人工智能，更確切地說是深度學(xué)習(xí)的引入。通常，用于有效學(xué)習(xí)深度神經(jīng)網(wǎng)絡(luò)(DNN)或與通用神經(jīng)網(wǎng)絡(luò)相比具有增加的層的深度網(wǎng)絡(luò)以利用深度神經(jīng)網(wǎng)絡(luò)(DNN)或深度網(wǎng)絡(luò)進(jìn)行模式識別或推斷的技術(shù)通常稱為深度學(xué)習(xí)。

引起廣泛關(guān)注的一個原因可能是執(zhí)行算術(shù)運(yùn)算的處理器的性能提高。為了提高人工智能的性能，可能有必要增加構(gòu)成人工智能中的神經(jīng)網(wǎng)絡(luò)的層數(shù)以教育人工智能。近年來，這種趨勢一直持續(xù)，這導(dǎo)致實際執(zhí)行計算的硬件所需的計算量呈指數(shù)增長。此外，如果人工智能采用包括彼此分離的存儲器和處理器的通用硬件系統(tǒng)，則由于存儲器和處理器之間的數(shù)據(jù)通信量的限制，人工智能的性能可能降低。為了解決該問題，已經(jīng)將其中處理器和存儲器集成在一個半導(dǎo)體芯片中的PIM設(shè)備用作神經(jīng)網(wǎng)絡(luò)計算設(shè)備。由于PIM設(shè)備直接在內(nèi)部執(zhí)行算術(shù)運(yùn)算，因此可以提高神經(jīng)網(wǎng)絡(luò)中的數(shù)據(jù)處理速度。

發(fā)明內(nèi)容

根據(jù)本公開的實施例的存內(nèi)處理(PIM)系統(tǒng)包括PIM設(shè)備和PIM控制器。PIM設(shè)備包括第一儲存區(qū)、第二儲存區(qū)以及分別從第一儲存區(qū)和第二儲存區(qū)接收第一數(shù)據(jù)和第二數(shù)據(jù)以執(zhí)行MAC算術(shù)運(yùn)算的乘法/累加(MAC)運(yùn)算器。PIM控制器控制PIM設(shè)備的存儲模式和MAC模式。PIM控制器被配置為在存儲模式下生成并向PIM設(shè)備發(fā)送存儲命令，并且被配置為在MAC模式下生成并向PIM設(shè)備發(fā)送第一MAC命令至第五MAC命令。

根據(jù)本公開的實施例的存內(nèi)處理(PIM)系統(tǒng)包括PIM設(shè)備和PIM控制器。PIM設(shè)備包括儲存區(qū)、全局緩沖器和乘法/累加(MAC)運(yùn)算器，其中，MAC運(yùn)算器適于分別從儲存區(qū)和全局緩沖器接收第一數(shù)據(jù)和第二數(shù)據(jù)，以執(zhí)行MAC算術(shù)運(yùn)算。PIM控制器被配置為控制PIM設(shè)備的存儲模式和MAC模式。PIM控制器被配置為在存儲模式下生成并向PIM設(shè)備發(fā)送存儲命令，并且被配置為在MAC模式下生成并向PIM設(shè)備發(fā)送第一至第三MAC命令。

根據(jù)本公開的實施例的存內(nèi)處理(PIM)系統(tǒng)包括PIM設(shè)備和PIM控制器。PIM設(shè)備包括數(shù)據(jù)儲存區(qū)和算術(shù)電路。算術(shù)電路被配置為從數(shù)據(jù)儲存區(qū)接收第一數(shù)據(jù)和第二數(shù)據(jù)，以對第一數(shù)據(jù)和第二數(shù)據(jù)執(zhí)行算術(shù)運(yùn)算。PIM控制器被配置為控制PIM設(shè)備的存儲模式和算術(shù)模式。PIM控制器被配置為在存儲模式下生成存儲命令并將其發(fā)送給PIM設(shè)備。并且PIM控制器被配置為在算術(shù)模式下生成多個算術(shù)命令并將其發(fā)送給PIM設(shè)備。