[發明專利]具有隨機化的時間交錯式模擬數字轉換器與信號轉換方法

在審

• 申請號: 202110011751.3
• 申請日: 2021-01-06
• 公開（公告）號: CN114726373A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 黃詩雄
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷;鄭特強

本申請涉及時間交錯式模擬數字轉換器及信號轉換方法。時間交錯式模擬數字轉換器包含多個電容陣列電路、至少一逐漸逼近暫存器電路系統以及至少一噪聲整形電路系統。多個電容陣列電路輪流對輸入信號取樣，以產生取樣輸入信號。至少一逐漸逼近暫存器電路系統根據取樣輸入信號與殘值信號執行模擬數字轉換，以產生至少一數字輸出。至少一噪聲整形電路系統利用多個切換式電容電路中的至少一第一電路自所述電容陣列電路中的第一電容陣列電路轉移殘值信號，并自所述切換式電容電路中隨機地挑選出至少一第二電路以協同所述電容陣列電路中的第二電容陣列電路對輸入信號取樣。

技術領域

本公開涉及模擬數字轉換器，尤其涉及具有隨機化以及噪聲整形 (noiseshaping)功能的時間交錯式模擬數字轉換器與信號轉換方法。

背景技術

在混合信號(mixed signal)電路中，電容常被用來傳遞于前一期間所存儲的信號。然而，在實際應用中，若多個電容之間存在不匹配，無法準確傳遞上述的信號。如此一來，在混合信號電路的輸出可能會受到具有諧波頻率(harmonic tone)的噪聲的影響，造成混合信號電路的等效分辨率降低。

發明內容

于一些實施例中，時間交錯式模擬數字轉換器包含多個電容陣列電路、至少一逐漸逼近暫存器電路系統以及至少一噪聲整形電路系統。多個電容陣列電路用以輪流對一輸入信號取樣，以產生一取樣輸入信號。至少一逐漸逼近暫存器電路系統用以根據該取樣輸入信號與一殘值信號執行一模擬數字轉換，以產生至少一數字輸出。至少一噪聲整形電路系統用以利用多個切換式電容電路中的至少一第一電路自所述電容陣列電路中的一第一電容陣列電路轉移該殘值信號，并自所述切換式電容電路中隨機地挑選出至少一第二電路以協同所述電容陣列電路中的一第二電容陣列電路對該輸入信號取樣。

于一些實施例中，信號轉換方法包含下列操作：通過多個電容陣列電路輪流對一輸入信號取樣，以產生一取樣輸入信號；根據該取樣輸入信號與一殘值信號執行一模擬數字轉換，以產生至少一數字輸出；利用多個切換式電容電路中的至少一第一電路自所述電容陣列電路中的一第一電容陣列電路轉移該殘值信號；以及自所述切換式電容電路中隨機地挑選出至少一第二電路以協同所述電容陣列電路中的一第二電容陣列電路對該輸入信號取樣。

有關本公開的特征、實作與技術效果，茲配合附圖作優選實施例詳細說明如下。

附圖說明

圖1為根據本公開一些實施例繪制的一種時間交錯式模擬數字轉換器裝置的示意圖；

圖2A為根據本公開一些實施例繪制的圖1的時間交錯式模擬數字轉換器裝置于期間k的示意圖；

圖2B為根據本公開一些實施例繪制的圖1的時間交錯式模擬數字轉換器裝置于期間k+1的示意圖；

圖2C為根據本公開一些實施例繪制的圖1的時間交錯式模擬數字轉換器裝置于期間k+2的示意圖；

圖2D為根據本公開一些實施例繪制的圖1的時間交錯式模擬數字轉換器裝置于期間k+3的示意圖；

圖3為根據本公開一些實施例繪制的圖2A中的切換式電容電路的示意圖；

圖4為根據本公開一些實施例繪制的圖1的偽隨機數值產生器電路的示意圖；

圖5為根據本公開一些實施例繪制的圖1的多個時鐘信號的波形示意圖；以及

圖6為根據本公開一些實施例繪制的一種信號轉換方法的流程圖。

符號說明

100：時間交錯式模擬數字轉換器裝置

120、122：噪聲整形電路系統

125：至少一噪聲整形電路系統

140、142：逐漸逼近暫存器電路系統