[發明專利]用于訪問存儲器單元的時序鏈

有效

• 申請號: 202110011490.5
• 申請日: 2021-01-06
• 公開（公告）號: CN113096703B
• 公開（公告）日: 2022-09-09
• 發明（設計）人: E·卡曼
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;G11C13/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種用于操作存儲器裝置的方法，其包括：

使用與存儲庫組相關聯的存儲庫組邏輯來實施使用所述存儲庫組中的一或多個存儲庫執行的操作之間的第一延遲；

至少部分地基于實施所述第一延遲來發起使用所述存儲庫組的第一存儲庫執行的操作的第一子操作；

至少部分地基于發起所述第一子操作，使用不同于所述存儲庫組邏輯且與所述存儲庫組中的所述第一存儲庫相關聯的邏輯來實施所述操作的所述第一子操作和所述操作的第二子操作之間的第二延遲，使用所述存儲庫組中的所述第一存儲庫來執行所述第一子操作和所述第二子操作且所述第一延遲具有比所述第二延遲的第二持續時間長的第一持續時間，其中所述第二延遲的所述第二持續時間是可調的；以及

至少部分地基于發起所述操作的所述第一子操作來執行所述操作。

2.根據權利要求1所述的方法，其還包括：

使用存儲器器件的寄存器來識別所述第二延遲，其中實施所述第二延遲至少部分地基于使用所述寄存器識別所述第二延遲。

3.根據權利要求1所述的方法，其還包括：

從主機器件接收使用存儲器單元陣列執行所述操作的命令，其中實施所述第一延遲至少部分地基于接收所述命令。

4.根據權利要求1所述的方法，其還包括：

至少部分地基于實施第一延遲來發起所述操作的多個子操作，其中所述多個子操作包括所述第一子操作和所述第二子操作；以及

至少部分地基于發起所述多個子操作，使用與所述存儲庫組中的所述第一存儲庫相關聯的邏輯來為所述多個子操作的每個子操作實施相應的第二延遲，其中至少部分地基于發起所述多個子操作來執行所述操作。

5.根據權利要求1所述的方法，其中所述邏輯作為CMOS陣列下CuA邏輯的一部分定位于存儲器單元陣列下方。

6.根據權利要求1所述的方法，其中所述第一延遲包括發起所述操作和發起不同于所述操作的第二操作之間的所述第一持續時間。

7.根據權利要求1所述的方法，其中所述第二延遲包括發起所述操作的所述第一子操作和所述操作的所述第二子操作之間的所述第二持續時間。

8.根據權利要求1所述的方法，其中所述邏輯與所述存儲庫組的所述第一存儲庫的分塊相關聯。

9.一種存儲器裝置，其包括：

存儲庫組邏輯，所述存儲庫組邏輯可操作以控制存儲庫組中的多個存儲庫的一或多個操作，且可操作以實施使用所述存儲庫組中的所述多個存儲庫執行的操作之間的第一延遲；

包括存儲器單元陣列的所述存儲庫組中的存儲庫；以及

邏輯，所述邏輯不同于所述存儲庫組邏輯，所述邏輯與所述存儲庫組的所述存儲庫相關聯，且可操作以實施使用所述存儲庫組的所述存儲庫執行的操作的第一子操作和使用所述存儲庫組的所述存儲庫執行的所述操作的第二子操作之間的第二延遲，其中所述第二延遲的持續時間是可調的。

10.根據權利要求9所述的存儲器裝置，其還包括：

用于存儲與所述第二延遲相關聯的信息的寄存器，其中與所述存儲庫相關聯的所述邏輯可操作以識別作為實施所述第二延遲的一部分而存儲在所述寄存器中的所述信息。

11.根據權利要求9所述的存儲器裝置，其中與所述存儲庫相關聯的所述邏輯作為CMOS下陣列CuA邏輯的一部分定位于所述存儲器單元陣列下方。

12.根據權利要求9所述的存儲器裝置，其中：

所述存儲庫組包括所述多個存儲庫；

所述多個存儲庫中的每個存儲庫包括一或多個區段；并且

所述一或多個區段的每個區段包括一或多個分塊。

13.根據權利要求9所述的存儲器裝置，其中所述邏輯與所述存儲庫的區段相關聯。