[發明專利]片上系統和計算裝置

在審

• 申請號: 202110010758.3
• 申請日: 2021-01-06
• 公開（公告）號: CN114721464A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 江鵬;蒲宇;李一帆;王彤;王潔;楊運福;高云;石歡;劉昂立
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: G06F1/08
• 分類號: G06F1/08;G06F1/324;G06F15/78
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 劉靜

提供一種片上系統和計算裝置。該片上系統，包括：時鐘電路，用于產生時鐘信號；處理單元，用于基于門控后的時鐘信號執行計算機指令；時鐘控制器，耦接在時鐘電路和處理單元之間，用于在門控模式下對時鐘信號進行門控，并輸出門控后的時鐘信號，其中，所述時鐘控制器在處理器性能過剩時進入門控模式，在處理器性能恢復正常后退出門控模式。本公開實施例在處理器性能過剩時采用門控時鐘(ICG)降頻，比使用時鐘電路生成新的時鐘信號速度更快，同時當處理器性能恢復正常后，不再對時鐘信號進行門控時時鐘信號即可迅速恢復為原頻率，因此更加適用于短時間內降頻和恢復頻率的場景。

技術領域

本公開涉及芯片技術領域，具體而言，涉及一種片上系統和計算裝置。

背景技術

當處理器性能過剩時，系統通常會降低處理器的時鐘頻率，以達到節省功耗的目的。時鐘電路用于控制處理器的時鐘頻率，當需要降低處理器的時鐘頻率時，時鐘電路會生成新的時鐘頻率提供給處理器。時鐘電路生成新的時鐘頻率通?；ㄙM較長時間，但是部分處理器性能過剩的場景持續時間非常短，需要快速降低和恢復處理器的時鐘頻率，因而，使用時鐘電路控制處理器的時鐘頻率不適用于這種短時間內的處理器性能過剩場景。

發明內容

有鑒于此，本公開的目的是提供一種片上系統和計算裝置，用于在短時間內的處理器性能過剩場景快速降低和恢復處理器的時鐘頻率。

第一方面，本公開實施例提供一種一種片上系統，包括：

時鐘電路，用于產生時鐘信號；

處理單元，用于基于門控后的時鐘信號執行計算機指令；

時鐘控制器，耦接在所述時鐘電路和所述處理單元之間，用于在門控模式下對所述時鐘信號進行門控，并輸出所述門控后的時鐘信號，

其中，所述時鐘控制器在處理器性能過剩時進入門控模式，在處理器性能恢復正常后退出門控模式。

可選地，所述時鐘控制器包括門控時鐘。

可選地，所述時鐘控制器包括激勵產生器，用于根據門控邏輯生成門控邏輯信號，所述門控時鐘使用所述門控邏輯信號進行門控。

可選地，所述時鐘控制器包括配置器，用于配置所述門控邏輯。

可選地，所述激勵產生器包括：寄存器和移位器，所述寄存器存儲表征所述門控邏輯的二進制數據，所述移位器用于控制所述二進制數據逐比特地循環移動，以重復生成所述門控邏輯信號。

可選地，所述時鐘控制器包括模式控制器，所述模式控制器根據模式進入請求控制所述時鐘控制器進入所述門控模式，根據模式退出請求控制所述時鐘控制器所述門控模式。

可選地，所述模式控制器通過使能所述激勵產生器控制所述時鐘控制器進行所述門控模式，通過關閉所述激勵產生器控制所述時鐘控制器退出所述門控模式。

可選地，所述時鐘控制器支持多種場景的模式進入請求，所述配置器根據接收到的特定場景的模式進入請求配置與特定場景相適配的門控邏輯。

可選地，所述處理單元通過監測片上總線或自身的狀態寄存器來判斷處理器性能是否過剩。

可選地，所述處理單元在監測到緩存缺失時，向所述模式控制器發送緩存場景的模式進入請求，在緩存缺失結束后，向所述模式控制器發送緩存場景的模式退出請求。

第二方面，本公開實施例提供一種計算裝置，包括：

時鐘電路，用于產生時鐘信號；

處理單元，用于基于門控后的時鐘信號執行計算機指令；

時鐘控制器，耦接在所述時鐘電路和所述處理單元之間，用于在門控模式下對所述時鐘信號進行門控，并輸出所述門控后的時鐘信號；