[發(fā)明專利]基于VCO實(shí)現(xiàn)的Sigma-Delta調(diào)制器及音頻設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202110008108.5
• 申請(qǐng)日: 2021-01-05
• 公開（公告）號(hào): CN113206671A
• 公開（公告）日: 2021-08-03
• 發(fā)明（設(shè)計(jì)）人: 孔維銘;桑耀;許飛
• 申請(qǐng)（專利權(quán)）人: 珠海市杰理科技股份有限公司
• 主分類號(hào): H03M3/00
• 分類號(hào): H03M3/00;H04R3/00
• 代理公司: 深圳市君之泉知識(shí)產(chǎn)權(quán)代理有限公司 44366
• 代理人: 呂戰(zhàn)竹

本發(fā)明公開了一種基于VCO實(shí)現(xiàn)的Sigma?Delta調(diào)制器及音頻設(shè)備，調(diào)制器，包括：VCO振蕩器，用于接收輸入信號(hào)，并根據(jù)輸入信號(hào)來產(chǎn)生累計(jì)輸出數(shù)字信號(hào)；數(shù)字相位量化器，連接至VCO振蕩器的輸出端，數(shù)字相位量化器用于在相位量化采樣周期內(nèi)累計(jì)輸出數(shù)字信號(hào)，得到相位量化數(shù)值；第一數(shù)字積分器，連接至數(shù)字相位量化器的輸出端，第一數(shù)字積分器用于將相位量化數(shù)值轉(zhuǎn)化為數(shù)字比特，并輸出數(shù)字比特，數(shù)字比特為輸入信號(hào)各個(gè)頻率的二進(jìn)制數(shù)值；第二數(shù)字積分器，其輸入端連接至第一數(shù)字積分器的輸出端，輸出端負(fù)反饋至第一數(shù)字積分器的輸入端。使得Sigma?Delta調(diào)制器在低電壓及納米或超納米工藝下能夠繼續(xù)工作，穩(wěn)定調(diào)制器的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及模數(shù)轉(zhuǎn)換集成電路技術(shù)領(lǐng)域，具體涉及一種基于VCO實(shí)現(xiàn)的Sigma-Delta調(diào)制器及音頻設(shè)備。

背景技術(shù)

隨著半導(dǎo)體工藝的迅速增長(zhǎng)，Sigma-Delta調(diào)制器應(yīng)用于音頻信號(hào)，音頻信號(hào)通過麥克風(fēng)得到模擬信號(hào)，模擬信號(hào)通過量化、積分，進(jìn)一步將處理后的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)輸出。

Sigma-Delta調(diào)制器是用于進(jìn)行模擬-數(shù)字轉(zhuǎn)換，數(shù)字-模擬轉(zhuǎn)換或數(shù)字-數(shù)字轉(zhuǎn)換的電子電路，并且Sigma-Delta數(shù)據(jù)轉(zhuǎn)換技術(shù)已經(jīng)被廣泛應(yīng)用在低到中頻帶寬、高精度、低壓低功耗的有線和無線通信系統(tǒng)中。在各種Sigma-Delta調(diào)制器(SDM)的結(jié)構(gòu)中，多位拓?fù)湟蚱涓偷牧炕肼曀胶透叩姆€(wěn)定性，相比單位拓?fù)渚哂忻黠@的優(yōu)勢(shì)。然而，多位結(jié)構(gòu)中反饋數(shù)模轉(zhuǎn)換器(DAC)內(nèi)部組件的失配引起的非線性問題，嚴(yán)重制約了其性能。

Sigma-Delta調(diào)制器主要基于模擬信號(hào)的處理量化，而模擬信號(hào)的處理在低壓(1V)時(shí)無法工作，在芯片測(cè)試設(shè)計(jì)和驗(yàn)證過程以及低功耗無法有效進(jìn)行。

請(qǐng)參考圖1，為一個(gè)單端輸入二階(Second order)Sigma-Delta ADC的傳統(tǒng)行為級(jí)(Behavioral level)時(shí)間域架構(gòu)圖。其中，Vin(t)是模擬電壓輸入，可以是一個(gè)正弦波(Sine wave)或是音頻訊號(hào)或是無線電訊號(hào)，t是時(shí)間參數(shù)，CLK是采樣時(shí)鐘，按設(shè)計(jì)不同可以是幾兆赫茲，幾十兆赫茲，甚至是幾百兆赫茲等。積分器1A和1B構(gòu)成兩級(jí)積分器，其中，1A是第一級(jí)積分器，a1是第一級(jí)積分器1A參數(shù)配置；1B是第二級(jí)積分器，a2是第二級(jí)積分器1B的參數(shù)配置，傳統(tǒng)架構(gòu)中積分器都是以運(yùn)放電路搭載C電容來實(shí)現(xiàn)積分功能,輔以電阻R為輸入從電壓轉(zhuǎn)換成電流，把電荷積分存到電容C；

模數(shù)轉(zhuǎn)換器1C和模數(shù)轉(zhuǎn)換器1D中，1C是第一級(jí)反饋回路DAC跟Vin(t)輸入訊號(hào)做相減，誤差訊號(hào)送到積分器1A做第一級(jí)積分計(jì)算，b1是DAC的參數(shù)配置；1D是第二級(jí)反饋回路DAC跟第一級(jí)積分器輸出訊號(hào)做相減，誤差結(jié)果送到第二級(jí)積分器計(jì)算，b2是DAC的參數(shù)配置，結(jié)果送到模數(shù)量化器1E把訊號(hào)數(shù)字量化后輸出，量化比特輸出再回送到模數(shù)轉(zhuǎn)換器1C、模數(shù)轉(zhuǎn)換器1D進(jìn)行數(shù)模轉(zhuǎn)換。整個(gè)閉環(huán)過程通過a1、a2、b1、b2參數(shù)配置及采樣時(shí)鐘頻率fs產(chǎn)生二階Delta Sigma噪聲整形調(diào)制(Noise Shaping Modulation)。

請(qǐng)參考圖2，為單端輸入二階Sigma-Delta ADC的s域架構(gòu)圖，其由在圖1的基礎(chǔ)上，將時(shí)間域的積分器通過拉普拉斯變換轉(zhuǎn)換成s域的積分器。

請(qǐng)參考圖3，為單端輸入二階Sigma-Delta ADC的另一種結(jié)構(gòu)示意圖，相對(duì)于圖2，圖3中，進(jìn)一步把參數(shù)a1、a2、b1、b2轉(zhuǎn)換成輸入電阻R1，DAC輸出電流Idac1，第一級(jí)積分器以C1寄存電荷，第二級(jí)輸入電阻R2，DAC輸出電流Idac2及第二級(jí)積分器以C2寄存電荷。