[發明專利]半導體結構的制造方法及半導體結構

有效

• 申請號: 202110004446.1
• 申請日: 2021-01-04
• 公開（公告）號: CN112864155B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 宛偉;王盼;王學生
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 孟秀娟;臧建明

本發明提供一種半導體結構的制造方法及半導體結構，涉及半導體技術領域，該半導體結構的制造方法包括：提供基底，基底中形成有有源區和隔離區；在有源區內形成溝槽，溝槽包括位于上部的第一溝槽以及位于下部且與第一溝槽連通的第二溝槽，第一溝槽的寬度大于第二溝槽的寬度；在第一溝槽和第二溝槽內形成柵極結構。本發明通過第一溝槽的寬度大于第二溝槽的寬度，使得溝槽的形狀為倒置的凸字型，即，溝槽的側壁包括順次連接的第一段、第二段以及第三段，第二段與第一段相互垂直，相對于溝槽的形狀為U型而言，在不增加溝道深度的前提下，能夠增加溝槽側壁的長度，改善了短溝道效應所引起的閾值電壓降低的缺陷，提高了半導體結構的存儲性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體結構的制造方法及半導體結構。

背景技術

動態隨機存取存儲器(dynamic random access memory，簡稱DRAM)是一種高速地、隨機地寫入和讀取數據的半導體存儲器，被廣泛地應用到數據存儲設備或裝置中。

動態隨機存取存儲器由多個重復的存儲單元組成，每個存儲單元通常包括電容結構和晶體管，晶體管的柵極與字線相連、漏極與位線相連、源極與電容結構相連；字線上的電壓信號能夠控制晶體管的打開或關閉，進而通過位線讀取存儲在電容結構中的數據信息，或者通過位線將數據信息寫入到電容結構中進行存儲。

隨著動態隨機存取存儲器的集成度越來越高，致使晶體管的結構尺寸越來越小，使得動態隨機存取存儲器出現短溝道效應，短溝道效應容易引起動態隨機存取存儲器的閾值電壓的降低，進而影響動態隨機存取存儲器的使用性能。

發明內容

鑒于上述問題，本發明實施例提供一種半導體結構的制造方法及半導體結構，用于解決相關技術中半導體結構存在短溝道效應的技術問題。

為了實現上述目的，本發明實施例提供如下技術方案：

本發明實施例的第一方面提供一種半導體結構的制造方法，其包括：

提供基底，所述基底中形成有有源區以及用于隔離所述有源區的隔離區。

在所述有源區內形成溝槽，所述溝槽包括位于上部的第一溝槽以及位于下部且與所述第一溝槽連通的第二溝槽，所述第一溝槽的寬度大于所述第二溝槽的寬度。

在所述第一溝槽和所述第二溝槽內形成柵極結構。

如上所述的半導體結構的制造方法，其中，在所述有源區內形成溝槽的步驟，包括：

在所述基底上形成第一隔離層，圖形化所述第一隔離層，以在所述第一隔離層內形成與所述有源區對應設置的第一開口。

沿所述第一開口圖形化所述基底，以在所述有源區內形成所述第一溝槽。

在所述第一溝槽和所述第一開口內形成犧牲層，所述犧牲層填充滿所述第一溝槽和所述第一開口。

在所述犧牲層內形成第二開口，所述第二開口的寬度小于所述第一開口。

沿所述第二開口圖形化所述基底，以在所述有源區內形成所述第二溝槽。

如上所述的半導體結構的制造方法，其中，沿所述第一開口圖形化所述基底，以在所述有源區內形成所述第一溝槽的步驟之后，在所述第一溝槽和所述第一開口內形成犧牲層的步驟之前，所述方法還包括：

在所述第一溝槽的側壁和底壁上形成第一氧化層。

如上所述的半導體結構的制造方法，其中，在所述犧牲層內形成第二開口的步驟，包括：

在所述第一隔離層上形成光刻膠層，圖形化所述光刻膠層，在所述光刻膠層上形成第三開口。

沿所述第三開口圖形化所述犧牲層，以在所述犧牲層內形成第二開口。