[發(fā)明專利]一種大尺寸LED芯片及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110001890.8
• 申請(qǐng)日: 2021-01-04
• 公開（公告）號(hào): CN112652686B
• 公開（公告）日: 2022-01-28
• 發(fā)明（設(shè)計(jì)）人: 林志偉;陳凱軒;蔡建九;曲曉東;趙斌
• 申請(qǐng)（專利權(quán)）人: 廈門乾照光電股份有限公司
• 主分類號(hào): H01L33/14
• 分類號(hào): H01L33/14;H01L33/36;H01L33/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供了一種大尺寸LED芯片及其制作方法，通過在所述外延疊層背離所述襯底的一側(cè)表面設(shè)置隧穿結(jié)與若干個(gè)電流擴(kuò)展復(fù)合層，其中，所述電流擴(kuò)展復(fù)合層層疊于所述隧穿結(jié)背離所述外延疊層的一側(cè)表面，且各所述電流擴(kuò)展復(fù)合層包括沿第一方向依次堆疊的第二N型半導(dǎo)體層和歐姆接觸層；所述電流擴(kuò)展復(fù)合層具有第一通孔，所述第一通孔從頂層的歐姆接觸層貫穿至部分所述第一N型半導(dǎo)體層，且裸露所述第一N型半導(dǎo)體層的部分表面；使所述P型半導(dǎo)體層與最底層的第二N型半導(dǎo)體層之間形成隧穿效應(yīng)。從而實(shí)現(xiàn)通過外延材料層(即N型半導(dǎo)體層)替代傳統(tǒng)結(jié)構(gòu)的透明導(dǎo)電層，在保證其電流擴(kuò)展效果的同時(shí)，可較好地實(shí)現(xiàn)穩(wěn)定可靠的芯片結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明涉及發(fā)光二極管領(lǐng)域，尤其涉及一種大尺寸LED芯片及其制作方法。

背景技術(shù)

隨著發(fā)光二極管的快速發(fā)展，LED的應(yīng)用日新月異；市場(chǎng)對(duì)發(fā)光二極管的發(fā)光功率需求越來越高，使得LED芯片尺寸也越做越大。與此同時(shí)，由于大尺寸芯片會(huì)帶來電流擴(kuò)展效果不佳的問題，使得LED芯片結(jié)構(gòu)不斷地改進(jìn)優(yōu)化；目前，大尺寸芯片通常采用擴(kuò)展電極結(jié)構(gòu)結(jié)合透明導(dǎo)電層，將透明導(dǎo)電層(諸如ITO等導(dǎo)電金屬氧化物)作為P型歐姆接觸層，使得電流能較好地在大面積芯片擴(kuò)展開。

然而，透明導(dǎo)電層雖然能經(jīng)過高溫熔合后具有較高的透光率，但仍然具有一定的損失，無法達(dá)到100％，不利于芯片的亮度提升；同時(shí)，若不采用透明導(dǎo)電層作為歐姆接觸層，又難以實(shí)現(xiàn)P型半導(dǎo)體層的歐姆接觸。

有鑒于此，本發(fā)明人專門設(shè)計(jì)了一種大尺寸LED芯片及其制作方法，本案由此產(chǎn)生。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種大尺寸LED芯片及其制作方法，以解決大尺寸LED芯片中P型半導(dǎo)體層無法做厚且透明導(dǎo)電層又會(huì)損失出光的問題。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下：

一種大尺寸LED芯片，包括：

襯底；

位于所述襯底表面的外延疊層，所述外延疊層至少包括沿第一方向依次堆疊的第一N型半導(dǎo)體層、有源層、P型半導(dǎo)體層；所述第一方向垂直于所述襯底，并由所述襯底指向所述外延疊層；

隧穿結(jié)，所述隧穿結(jié)設(shè)置于所述外延疊層背離所述襯底的一側(cè)表面；

若干個(gè)電流擴(kuò)展復(fù)合層，所述電流擴(kuò)展復(fù)合層層疊于所述隧穿結(jié)背離所述外延疊層的一側(cè)表面，且各所述電流擴(kuò)展復(fù)合層包括沿第一方向依次堆疊的第二N型半導(dǎo)體層和歐姆接觸層；

第一通孔，所述第一通孔從頂層的歐姆接觸層貫穿至部分所述第一N型半導(dǎo)體層，且裸露所述第一N型半導(dǎo)體層的部分表面；

絕緣層，所述絕緣層附著于所述第一通孔的側(cè)壁；

N型電極，以被保持在所述第一通孔的方式層疊于所述第一N型半導(dǎo)體層的裸露部，并通過所述絕緣層與其余各層相互隔離；

P型電極，層疊于所述頂層的歐姆接觸層的表面。

優(yōu)選地，在相鄰兩個(gè)所述電流擴(kuò)展復(fù)合層之間設(shè)有電流擴(kuò)散層。

優(yōu)選地，所述電流擴(kuò)散層包括相互層疊的至少一N-GaN層和至少一U-GaN層。

優(yōu)選地，任意一個(gè)所述U-GaN層的兩側(cè)均是所述N-GaN層。

優(yōu)選地，所述N型電極還包括至少一N型擴(kuò)展電極；

所述第一通孔設(shè)有若干個(gè)水平延伸并裸露所述第一N型半導(dǎo)體層的第一溝槽，且所述第一溝槽的側(cè)壁設(shè)有絕緣層；所述N型擴(kuò)展電極以被保持在所述第一溝槽的方式層疊于所述第一N型半導(dǎo)體層；其中，所述N型擴(kuò)展電極電連接于所述N型電極。

優(yōu)選地，所述P型電極還包括至少一P型擴(kuò)展電極；