[發明專利]碳化硅半導體裝置以及電力變換裝置

在審

• 申請號: 202080104747.5
• 申請日: 2020-08-11
• 公開（公告）號: CN116137935A
• 公開（公告）日: 2023-05-19
• 發明（設計）人: 永久雄一;田中貴規;綱城啟之;川畑直之
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 李今子

碳化硅層(SL)在面內方向上具有活性區域(100)和配置于活性區域(100)的外周的外周區域(200)。多個第1阱區域(30)配置于活性區域(100)。第2阱區域(31)配置于外周區域(200)。多個歐姆電極(70)設置于碳化硅層(SL)的第2面上，與源極電極(80)連接，與多個第1阱區域(30)電歐姆連接，具有與碳化硅層(SL)的第2面中的具有第2導電類型的部分歐姆接觸的多個面區域。活性區域(100)包括標準區域部(102)和標準區域部(102)與外周區域(200)之間的稀疏區域部(101)。稀疏區域部(101)相比于標準區域部(102)，俯視時的多個面區域的面密度更低。

技術領域

本公開涉及碳化硅半導體裝置以及電力變換裝置，特別是涉及具有歐姆電極的碳化硅半導體裝置和具有該碳化硅半導體裝置的電力變換裝置。

背景技術

近年來，使用碳化硅(SiC)的半導體裝置作為電力用半導體裝置得到廣泛使用。典型地，SiC半導體裝置具有單結晶SiC基板和形成于其上的作為外延層的SiC層。在該裝置包括pn二極管的結構的情況下，在pn二極管中持續流過正向電流即雙極性電流時，有時在SiC層的結晶中發生層疊缺陷。認為其原因為，由于經由pn二極管的pn結注入的少數載流子與多數載流子再結合時的再結合能量，以在SiC基板中存在的基底面位錯(BPD：Basal?PlaneDislocation)等為起點，作為面缺陷的層疊缺陷在SiC層中擴展。層疊缺陷的擴展引起由于阻礙電流的流動而正向電壓(導通電壓)增加以及耐壓降低等這樣的特性劣化。

關于如上述的特性劣化，不僅在半導體裝置是單純的pn二極管的情況下，而且在縱型MOSFET(Metal?Oxide?Semiconductor?Field?Effect?Transistor，金屬氧化物半導體場效應晶體管)的情況下也可能發生。其原因為，縱型MOSFET在源極-漏極之間內置有體二極管(寄生二極管)，這是一種pn二極管。具體而言，在功率電子系統中體二極管作為MOSFET的續流二極管發揮功能時，由于在該體二極管中流過正向電流而發生如上述的特性劣化。

例如如國際公開第2018/155553號(專利文獻1)公開那樣，SiC-MOSFET以及SiC-肖特基勢壘二極管(SBD：Schottky?Barrier?Diode)將在SiC基板上生長的外延層用作耐壓保持層。在SiC基板通常存在大量的缺陷，在這些缺陷中，還包含成為外延層中的層疊缺陷的擴展的起點的缺陷。因此，為了使在SiC基板上生長的外延層高品質化，長年進行使各種各樣的缺陷無害化的嘗試。

作為抑制由于在體二極管中流過正向電流而發生的上述特性劣化的方法，此前主要研究接下來的3個方法。作為第1方法，研究在SiC基板上使外延層生長時，通過將從SiC基板到達外延層的基底面位錯在生長的初始階段中從基底面位錯轉換為貫通刃狀位錯，防止層疊缺陷從基底面位錯擴展的方法(例如參照非專利文獻1)。作為第2方法，研究通過利用形成于SiC基板上的高雜質濃度的緩沖層促進空穴和電子的再結合，防止從SiC基板的基底面位錯發生層疊缺陷的方法(例如參照非專利文獻2)。作為第3方法，研究通過將再結合中心導入到設置有寄生pn二極管的區域，減少注入的空穴，由此防止SiC基板的基底面位錯的附近處的空穴和電子的再結合的方法(例如參照專利文獻2)。

現有技術文獻

專利文獻

專利文獻1：國際公開第2018/155553號

專利文獻2：國際公開第2015/189929號

非專利文獻

非專利文獻1：“Influence?of?growth?conditions?on?basal?planedislocation?in?4H-SiC?epitaxial?layer”，Journal?of?Crystal?Growth?271(2004)1-7