[發明專利]三維堆疊處理系統

在審

• 申請號: 202080102801.2
• 申請日: 2020-09-17
• 公開（公告）號: CN115868023A
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 牛迪民;韓偉;關天嬋;王雨豪;李雙辰;鄭宏忠
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60
• 代理公司: 北京同鈞律師事務所 16037
• 代理人: 柴海平;許懷遠

1.一種處理系統，包括：

多個處理器芯粒，每個處理器芯粒包括耦合到相應邏輯裸片的多個內存裸片；

輸入/輸出模塊；以及

中介層，其將每個處理器芯粒耦合到所述多個處理器芯粒中的一個或多個其他處理器芯粒，將所述多個處理器芯片耦合到所述輸入/輸出模塊，以及將所述輸入/輸出模塊耦合到所述處理系統的多個外部觸點。

2.根據權利要求1所述的處理系統，其中，每個處理器芯粒的所述多個內存裸片和所述相應邏輯裸片以三維3D堆疊布置。

3.根據權利要求1所述的處理系統，其中，所述多個處理器芯粒和所述輸入/輸出模塊通過所述中介層以網狀拓撲耦合在一起。

4.根據權利要求1所述的處理系統，其中，每個處理芯粒通過所述中介層直接耦合到所述輸入/輸出模塊。

5.根據權利要求1所述的處理系統，還包括基板，其將所述多個處理芯粒、所述輸入/輸出模塊和所述中介層耦合到所述處理系統的外部觸點。

6.根據權利要求5所述的處理系統，其中，所述中介層通過細間距球柵陣列FBGA耦合到所述基板。

7.根據權利要求5所述的處理系統，其中，所述處理系統的外部觸點包括布置在所述基板上的球柵陣列FBGA。

8.根據權利要求1所述的處理系統，其中，每個處理器芯粒中的所述多個內存裸片和所述相應邏輯裸片通過硅穿孔TSV耦合在一起。

9.根據權利要求8所述的處理系統，其中，外部電源電勢通過硅穿孔TSV耦合到每個處理器芯粒中的所述多個內存裸片。

10.根據權利要求1所述的處理系統，其中，通過硅穿孔與微凸點陣列uBUMP的組合，每個處理器芯粒中的所述多個內存裸片和所述相應邏輯裸片耦合在一起。

11.根據權利要求10所述的處理系統，其中，外部電源電勢通過硅穿孔TSV耦合到每個處理器芯粒中的所述多個內存裸片。

12.根據權利要求1所述的處理系統，其中，每個處理器芯粒的所述相應邏輯裸片通過微凸點陣列uBUMP耦合到所述中介層。

13.根據權利要求1所述的處理系統，其中，所述多個處理器芯粒包括多個近內存處理器PNM芯粒。

14.根據權利要求1所述的處理系統，其中，所述多個處理器芯粒包括多個處理器和近內存結構。

15.根據權利要求1所述的處理系統，其中，所述多個處理器芯粒、所述輸入/輸出模塊和所述中介層是系統級封裝SiP。

16.根據權利要求1所述的處理系統，其中，所述輸入/輸出模塊包括輸入/輸出芯粒。

17.一種處理系統，包括：

多個處理器芯粒，每個處理器芯粒包括耦合到相應邏輯裸片的多個內存裸片；以及

有源中介層，其包括輸入/輸出電路，其中所述有源中介層將每個處理器芯粒耦合到所述多個處理器芯粒中的一個或多個其他處理器芯粒，將所述多個處理器芯粒耦合到所述輸入/輸出電路，以及將所述輸入輸出電路耦合到所述系統的多個外部觸點。

18.根據權利要求17所述的處理系統，其中，每個處理器芯粒的所述多個內存裸片和所述相應邏輯裸片以三維3D堆疊布置。

19.根據權利要求17所述的處理系統，其中，所述多個處理器芯粒和所述有源中介層的輸入/輸出電路通過所述有源中介層以網狀拓撲耦合在一起。