[發(fā)明專利]尖峰神經(jīng)單元

在審

• 申請?zhí)枺?/td>: 202080060400.5
• 申請日: 2020-08-25
• 公開（公告）號: CN114365223A
• 公開（公告）日: 2022-04-15
• 發(fā)明（設(shè)計）人: R·C·墨菲;G·E·胡申;H·孫
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063;G11C11/406;G06N3/08;G06N3/04;G06N3/063
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 王龍

本公開提供與存儲器中的尖峰神經(jīng)單元相關(guān)的裝置及方法。一種裝置包含：存儲器陣列；及互補金屬氧化物半導體(CMOS)，其耦合到所述存儲器陣列且定位在所述存儲器陣列下，其中所述CMOS包含尖峰神經(jīng)單元，所述尖峰神經(jīng)單元包括經(jīng)配置以進行以下操作的邏輯：接收輸入以增加存儲在所述存儲器陣列的存儲器單元中的權(quán)重；從所述存儲器陣列的所述存儲器單元收集所述權(quán)重；使具有基于所述輸入的增加量的所述權(quán)重累加；將所述經(jīng)累加權(quán)重與閾值權(quán)重進行比較；及響應(yīng)于所述經(jīng)累加權(quán)重大于所述閾值權(quán)重而提供輸出。

技術(shù)領(lǐng)域

本公開大體上涉及存儲器，且更特定來說，涉及與存儲器中的尖峰神經(jīng)單元相關(guān)聯(lián)的設(shè)備及方法。

背景技術(shù)

存儲器裝置通常被提供為計算機或其它電子裝置中的內(nèi)部半導體集成電路。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器可需要電力來維持其數(shù)據(jù)且包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)及同步動態(tài)隨機存取存儲器(SDRAM)等等。非易失性存儲器可通過在未被供電時保留經(jīng)存儲數(shù)據(jù)來提供持久數(shù)據(jù)且可包含NAND快閃存儲器、NOR快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、可擦除可編程ROM(EPROM)及電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、3D XPoint^TM、電阻式隨機存取存儲器(RRAM)及磁阻式隨機存取存儲器(MRAM)等等。

存儲器還用作廣泛范圍的電子應(yīng)用的易失性及非易失性數(shù)據(jù)存儲裝置。包含但不限于個人計算機、便攜式存儲棒、數(shù)碼相機、蜂窩電話、便攜式音樂播放器(例如MP3播放器)、電影播放器及其它電子裝置。存儲器單元可布置成陣列，其中所述陣列用于存儲器裝置中。

人工神經(jīng)網(wǎng)絡(luò)是可通過對神經(jīng)元(例如人腦中的神經(jīng)元)網(wǎng)絡(luò)進行建模以處理已在特定環(huán)境中感測到的信息(例如，刺激)來處理信息的網(wǎng)絡(luò)。與人腦類似，神經(jīng)網(wǎng)絡(luò)通常包含多神經(jīng)元拓撲(例如，其可被稱為人工神經(jīng)元)。

附圖說明

圖1是根據(jù)本公開的數(shù)個實施例的包含存儲器陣列及互補金屬氧化物半導體(CMOS)的設(shè)備的框圖。

圖2是根據(jù)本公開的數(shù)個實施例的包含多個尖峰神經(jīng)單元的互補金屬氧化物半導體(CMOS)的框圖。

圖3是根據(jù)本公開的數(shù)個實施例的包含控制器及神經(jīng)網(wǎng)絡(luò)的系統(tǒng)的框圖。

圖4說明根據(jù)本公開的數(shù)個實施例的用于尖峰神經(jīng)單元的方法的實例流程圖。

圖5說明根據(jù)本公開的數(shù)個實施例的人工神經(jīng)元的實例。

圖6是根據(jù)本公開的數(shù)個實施例的存儲器裝置的實例邏輯塊的框圖。

圖7說明根據(jù)本公開的數(shù)個實施例的實例神經(jīng)網(wǎng)絡(luò)。

圖8說明計算機系統(tǒng)的實例機器，可在所述計算機系統(tǒng)內(nèi)執(zhí)行用于致使所述機器執(zhí)行本文中論述的各種方法的一組指令。

具體實施方式

本公開包含與存儲器中的尖峰神經(jīng)單元相關(guān)聯(lián)的設(shè)備及方法。實施例包含：存儲器陣列；及互補金屬氧化物半導體(CMOS)，其耦合到所述存儲器陣列且定位在所述存儲器陣列下，其中所述CMOS包含尖峰神經(jīng)單元，所述尖峰神經(jīng)單元包括經(jīng)配置以進行以下操作的邏輯：接收輸入以增加存儲在所述存儲器陣列的存儲器單元中的權(quán)重；從所述存儲器陣列的所述存儲器單元收集所述權(quán)重；使具有基于所述輸入的增加量的所述權(quán)重累加；將所述經(jīng)累加權(quán)重與閾值權(quán)重進行比較；及響應(yīng)于所述經(jīng)累加權(quán)重大于所述閾值權(quán)重而提供輸出。在一些實例中，耦合到所述存儲器陣列的所述CMOS中的所述尖峰神經(jīng)單元可減少處理時間并提高裝置的性能。

尖峰神經(jīng)單元可用于信息處理應(yīng)用，包含機器學習(例如，深度學習)。例如，尖峰神經(jīng)單元可用于圖像辨識、聲音辨識及/或自然語言處理。