[發明專利]3D集成超高帶寬存儲器

在審

• 申請號: 202080035818.0
• 申請日: 2020-05-14
• 公開（公告）號: CN113826202A
• 公開（公告）日: 2021-12-21
• 發明（設計）人: R·K·多卡尼亞;S·馬尼帕特魯尼;A·馬圖瑞亞;D·奧勞斯比坎
• 申請（專利權）人: 開普勒計算公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/48;H01L21/60;G06F13/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

1.一種裝置，包括：

襯底；

在所述襯底上的第一管芯，其中，所述第一管芯包括具有比特單元的動態隨機存取存儲器(DRAM)，其中，每個比特單元包括存取晶體管和電容器；以及

堆疊在所述第一管芯上的第二管芯，其中，所述第二管芯包括計算塊，所述計算塊耦合到所述第一管芯的DRAM。

2.根據權利要求1所述的裝置，其中，所述第一管芯和所述第二管芯是晶片對晶片接合的或是管芯對晶片接合的。

3.根據權利要求1所述的裝置，其中，所述第一管芯和所述第二管芯經由以下各項中的至少一個耦合：微凸塊、銅對銅混合接合或引線接合。

4.根據權利要求3所述的裝置，其中，所述第一管芯包括硅通孔(TSV)，其中，TSV的數量實質上小于所述微凸塊的數量。

5.根據權利要求4所述的裝置，其中，所述TSV包括電源線和地線，以及耦合在所述裝置外部的器件的線。

6.根據權利要求4所述的裝置，其中，所述第二管芯獨立于TSV。

7.根據權利要求3所述的裝置，其中，所述第一管芯和所述第二管芯被耦合使得相比于散熱器，所述第一管芯的有源器件和所述第二管芯的有源器件更靠近所述微凸塊。

8.根據權利要求1所述的裝置，其中，所述計算管芯包括乘法器單元的陣列，并且其中，所述DRAM包括存儲器比特單元的陣列。

9.根據權利要求8所述的裝置，包括互連結構，所述互連結構耦合到所述乘法器單元的陣列，使得每個乘法器單元耦合到所述互連結構。

10.根據權利要求1所述的裝置，其中，所述DRAM被劃分為能夠作為緩沖器操作的第一分區；以及用于存儲權重因子的第二分區。

11.根據權利要求10所述的裝置，其中，所述計算管芯用于從所述第一分區和所述第二分區接收數據，并且其中，計算邏輯的輸出由邏輯電路接收。

12.根據權利要求10所述的裝置，其中，AI處理器能夠操作以將至少兩個矩陣相乘。

13.根據權利要求1至12中任一項所述的裝置，其中，所述第一管芯經由C4凸塊耦合到所述襯底。

14.根據權利要求1至12中任一項所述的裝置，其中，所述第一管芯或所述第二管芯包括片上網絡(NoC)。

15.根據權利要求1至12中任一項所述的裝置，其中，所述襯底包括有源器件或無源器件。

16.根據權利要求1至12中任一項所述的裝置，其中，第三管芯在所述襯底上，并且其中，第四管芯包括堆疊在所述第三管芯上的DRAM。

17.根據權利要求1至12中任一項所述的裝置，其中，散熱器耦合到所述第二管芯。

18.根據權利要求1至12中任一項所述的裝置，其中，所述DRAM包括嵌入式DRAM(eDRAM)。

19.根據權利要求1至12中任一項所述的裝置，其中，所述計算管芯包括以下各項之一：FPGA、ASIC、CPU、AI處理器、DSP或GPU。