[發明專利]將核心的執行鎖定到數據中心中的許可可編程器件

在審

• 申請號: 202080033115.4
• 申請日: 2020-02-14
• 公開（公告）號: CN113785292A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: B·S·馬丁;P·維德亞南丹;M·B·卡爾森;N·沃森;G·J·麥克林托克
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06F21/44
• 分類號: G06F21/44;G06F21/73;G06F21/76;G06F21/54
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 傅遠

1.一種用于計算機系統的硬件加速器，所述硬件加速器包括可編程器件，所述硬件加速器包括：

配置在所述可編程器件的可編程結構中的內核邏輯；

在所述內核邏輯中的知識產權(IP)檢查器電路，所述IP檢查器電路被配置為：

獲取所述可編程器件的器件標識符(ID)和簽名白名單，所述簽名白名單包括器件ID列表和簽名；

驗證所述簽名白名單的所述簽名；

將所述器件ID與所述器件ID列表進行比較；以及

分別響應于所述器件ID列表中的所述器件ID的存在或不存在以及所述簽名的驗證來選擇性地斷言或取消斷言所述內核邏輯的啟用。

2.根據權利要求1所述的硬件加速器，還包括：

配置在所述可編程結構中的殼電路，所述殼電路被配置為在計算機系統與所述內核邏輯之間提供接口。

3.根據權利要求1所述的硬件加速器，其中所述可編程結構是第一可編程結構，并且其中所述硬件加速器還包括：

配置在所述可編程器件的第二可編程結構中的殼電路，所述殼電路被配置為在計算機系統與所述內核邏輯之間提供接口；

其中所述IP檢查器電路從所述可編程器件的所述第一可編程結構獲取所述器件ID。

4.根據權利要求3所述的硬件加速器，其中所述可編程器件包括具有所述第一可編程結構的第一可編程IC和具有所述第二可編程結構的第二可編程IC。

5.根據權利要求1-4中任一項所述的硬件加速器，其中所述IP檢查器電路配置有所述簽名白名單。

6.根據權利要求1-4中任一項所述的硬件加速器，其中所述IP檢查器電路從其中布置有所述硬件加速器的計算機系統接收所述簽名白名單。

7.根據權利要求1-6中任一項所述的硬件加速器，其中所述IP檢查器電路被配置為通過以下方式驗證所述簽名白名單的所述簽名：

使用公鑰/私鑰對的公鑰解密所述簽名，所述簽名是使用所述公鑰/私鑰對的私鑰加密的；

確定所述器件ID列表的散列；以及

將所述散列與解密后的簽名進行比較。

8.根據權利要求1-7中任一項所述的硬件加速器，其中所述IP檢查器電路包括：

器件ID讀取電路，被配置為讀取所述器件ID；

存儲器，被配置為存儲所述簽名白名單；以及

檢查器電路，被配置為將所述器件ID與所述器件ID列表進行比較并且選擇性地斷言或取消斷言所述內核邏輯的所述啟用。

9.根據權利要求1-7中任一項所述的硬件加速器，其中所述IP檢查器電路包括：

器件ID讀取電路，被配置為讀取所述器件ID；

接口電路，被配置為從計算機系統接收所述簽名白名單；以及

檢查器電路，被配置為將所述器件ID與所述器件ID列表進行比較，并且選擇性地斷言或取消斷言所述內核邏輯的所述啟用。

10.一種將內核邏輯鎖定到計算機系統中的硬件加速器的可編程器件的方法，所述方法包括：

在所述可編程器件的可編程結構中配置內核邏輯；

在所述內核邏輯中的知識產權(IP)檢查器電路處獲取所述可編程器件的器件標識符(ID)和簽名白名單，所述簽名白名單包括器件ID列表和簽名；

驗證所述簽名白名單的所述簽名；

將所述器件ID與所述器件ID列表進行比較；以及

由所述IP檢查器電路分別響應于所述器件ID列表中的所述器件ID的存在或不存在以及所述簽名的驗證來選擇性地斷言或取消斷言所述內核邏輯的啟用。

11.根據權利要求10所述的方法，還包括：

在所述可編程結構中配置殼電路，所述殼電路被配置為在計算機系統與所述內核邏輯之間提供接口。