[發明專利]具有劣化補償的高電壓移位器

在審

• 申請號: 202080018036.6
• 申請日: 2020-01-27
• 公開（公告）號: CN113544778A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 山田重和
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C5/14
• 分類號: G11C5/14;G11C29/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本文中論述用于補償高電壓(HV)移位器中的晶體管的劣化的系統及方法，所述高電壓(HV)移位器經配置以將輸入電壓傳送到存取線，例如全局字線。存儲器裝置的實施例包括存儲器單元群組，及包含信號傳送電路及補償器電路的HV移位器電路。所述信號傳送電路包含用于將高電壓輸入傳送到存取線的P溝道晶體管。所述補償器電路可通過在指定時間段內將高于電源電壓(Vcc)的支持電壓耦合到所述信號傳送電路來將控制信號提供到所述信號傳送電路來補償所述P溝道晶體管的劣化。使用所述經傳送高電壓以對所述存取線進行充電以選擇性地讀取、編程或擦除存儲器單元。

優先申請案

本申請案主張2019年1月28日申請的第16/259,610號美國申請案的優先權，所述申請案的全文以引用的方式并入本文中。

背景技術

存儲器裝置通常被提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器需要電力來維持其數據，且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)等等。非易失性存儲器在不被供電時可保留經存儲數據，且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器(例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)或磁阻式隨機存取存儲器(MRAM))或3D XPoint^TM存儲器等等。

快閃存儲器用作各種各樣的電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性及低功率消耗的單晶體管、浮動柵極或電荷陷阱存儲器單元的一或多個群組。兩種常見類型的快閃存儲器陣列架構包含NAND及NOR架構，其以布置每一者的基本存儲器單元配置的邏輯形式命名。存儲器陣列的存儲器單元通常經布置成矩陣。

傳統存儲器陣列是布置在半導體襯底的表面上的二維(2D)結構。為了增加給定區域的存儲器容量且降低成本，已減小個別存儲器單元的大小。然而，個別存儲器單元的大小減小及因此2D存儲器陣列的存儲器密度存在技術限制。作為響應，正在開發例如3DNAND架構半導體存儲器裝置的三維(3D)存儲器結構以進一步增加存儲器密度并降低存儲器成本。

附圖說明

在不一定按比例繪制的附圖中，類似數字可在不同視圖中描述類似組件。具有不同字母后綴的類似數字可表示類似組件的不同例子。附圖以實例的方式而非限制的方式大體上說明本文獻中所論述的各種實施例。

圖1說明包含存儲器裝置的環境的實例。

圖2到3是說明NAND架構半導體存儲器陣列的實例的示意圖。

圖4是說明存儲器模塊的實例的框圖。

圖5是說明行解碼器中的現有技術字線(WL)驅動器的框圖。

圖6是說明現有技術高電壓(HV)移位器600的示意圖。

圖7是說明HV移位器600的操作的時序圖，其包含電壓電平移位及晶體管劣化補償。

圖8是說明根據本文中所論述的一個實施例的具有晶體管劣化補償的HV移位器800的實例的示意圖。

圖9A說明經配置以生成控制信號以補償晶體管劣化的高電壓控制(HVC)信號生成器910的實例。

圖9B是說明包含HVC信號生成器910的HV移位器800的操作的時序圖。

圖10A說明經配置以生成控制信號以補償晶體管劣化的HVC信號生成器1010的另一實例。

圖10B是說明包含HVC信號生成器1010的HV移位器800的操作的時序圖。

圖11是說明在高電壓移位器中補償組件劣化的方法的流程圖。