[發明專利]具有通過鰭狀橋接區耦合的垂直堆疊的納米片的晶體管溝道

在審

• 申請號: 202080016969.1
• 申請日: 2020-02-24
• 公開（公告）號: CN113491014A
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 謝瑞龍;J.弗魯吉爾;C.樸;E.諾瓦克;亓屹;程慷果;N.羅貝特
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王蕊瑞

本發明的實施例涉及用于提供新穎的場效應晶體管(FET)架構的技術，該FET架構包括中心鰭狀物區域和一個或多個垂直堆疊的納米片。在本發明的非限制性實施例中，非平面溝道區被形成為具有第一半導體層(208)、第二半導體層(206)以及位于第一半導體層(208)與第二半導體層(206)之間的鰭狀橋接層。形成所述非平面溝道區可以包括：在襯底(204)之上形成納米片堆疊體；通過去除所述納米片堆疊體的一部分來形成溝槽(502)；以及在所述溝槽(502)中形成第三半導體層(602)。所述第一半導體層(208)、所述第二半導體層(206)和所述鰭狀橋區的外表面限定所述非平面溝道區的有效溝道寬度。

背景技術

本發明總體上涉及用于半導體器件的制造方法和所得到的結構，并且更具體地涉及用于新穎的場效應晶體管(FET)架構的制造方法和所得到的結構，該場效應晶體管(FET)架構被配置為包括具有通過鰭狀橋接區彼此耦合的垂直堆疊的納米片的非平面溝道。這種新穎的FET和非平面溝道架構在本文中被標識為X-FET器件/架構。

傳統的金屬氧化物半導體場效應晶體管(MOSFET)制造技術包括用于構造平面場效應晶體管(FET)的工藝流程。平面FET包括襯底(也稱為硅片)、在襯底之上形成的柵極、在柵極的相對端上形成的源極區和漏極區以及在柵極之下的襯底的表面附近的溝道區。溝道區將源極區電連接到漏極區，同時柵極控制溝道中的電流。柵極電壓控制從漏極到源極的路徑是開路(“斷開”)還是電阻路徑(“接通”)。

近年來，已經將研究致力于開發非平面晶體管架構以實現相對于橫向器件的增加的器件密度、更大的功率效率和一些增加的性能。例如，在被稱為納米片型場效應晶體管(NSFET)的非平面晶體管架構中，柵極堆疊環繞每個納米片的整個周邊。當與一些平面器件相比時，這些非平面架構可以在溝道區中提供更完全的耗盡，并且可以減小由于更陡峭的亞閾值擺幅(SS)和更小的漏極感應勢壘降低(DIBL)而引起的短溝道效應。NSFET(有時稱為全環柵(GAA)晶體管)中使用的環繞式柵極結構和源極/漏極觸點即使驅動電流增加，也可以使得能夠對有源區中的泄漏電流和寄生電容進行更大的管理。

發明內容

本發明的實施例涉及一種形成半導體器件的方法。該方法的非限制性示例包括形成非平面溝道區，該非平面溝道區具有第一半導體層、第二半導體層以及位于第一半導體層與第二半導體層之間的鰭狀橋接層。形成所述非平面溝道區可以包括：在襯底之上形成納米片堆疊；通過去除所述納米片堆疊的一部分來形成溝槽；以及在所述溝槽中形成第三半導體層。所述第一半導體層、所述第二半導體層和所述鰭狀橋接區的外表面限定所述非平面溝道區的有效溝道寬度。

本發明的實施例涉及一種形成半導體器件的方法。所述方法的非限制性實例包括在襯底上形成半導體層。與半導體層相鄰地形成交替的氧化物層和氮化物層的堆疊，并且移除氧化物層以暴露半導體層的側壁。該方法還包括使半導體層的暴露的側壁凹陷以限定半導體層的垂直部分和一個或多個水平部分。

本發明的實施例涉及一種形成半導體器件的方法。該方法的非限制性實例包括在襯底上形成納米片堆疊。納米片堆疊包括第一半導體層和第二半導體層。第二半導體層包括第一材料。所述方法進一步包含使所述第二半導體層的側壁凹陷且在可操作以使所述第一材料均勻地擴散穿過所述第一半導體層和所述第二半導體層的溫度下退火。

本發明的實施例涉及一種形成半導體器件的方法。該方法的非限制性示例包括在襯底之上形成交替的半導體層和摻雜的半導體層的堆疊。摻雜半導體層包括摻雜劑。該方法還包括使摻雜半導體層的側壁凹陷，并在可用于使摻雜劑均勻地擴散通過半導體層和摻雜半導體層的溫度下退火。

本發明的實施例涉及半導體結構。該結構的非限制性示例包括襯底上方的溝道區域。溝道區包括垂直鰭狀物和一個或多個垂直堆疊的納米片。所述一個或多個垂直堆疊納米片中的每一個從所述垂直鰭狀物片的側壁延伸。在溝道區之上形成柵極。柵極與垂直鰭狀物的側壁以及一個或多個垂直堆疊納米片中的每一個的頂表面和底表面接觸。