[發(fā)明專利]MIS-HEMT器件的界面態(tài)分析方法及裝置有效
| 申請?zhí)枺?/td> | 202080005984.6 | 申請日: | 2020-04-02 |
| 公開(公告)號: | CN112955760B | 公開(公告)日: | 2022-05-31 |
| 發(fā)明(設計)人: | 林信南;熊樹豪 | 申請(專利權)人: | 北京大學深圳研究生院 |
| 主分類號: | G01R31/26 | 分類號: | G01R31/26;G01R27/26;H01L21/66 |
| 代理公司: | 深圳鼎合誠知識產權代理有限公司 44281 | 代理人: | 郭燕;彭家恩 |
| 地址: | 518055 廣東省*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | mis hemt 器件 界面 分析 方法 裝置 | ||
一種MIS?HEMT器件的界面態(tài)分析方法及裝置,該方法通過建立MIS?HEMT器件的等效模型,等效模型包括用于表示介質層、勢壘層和溝道層的等效電路,通過利用該等效模型能夠繪制出來與實測的電容?頻率散點圖和實測的電導?頻率散點圖最能夠擬合的一組電容?頻率函數曲線和電導?頻率函數曲線,并將該組作為擬合組函數曲線;根據該擬合組頻率函數曲線所對應的一組賦值計算該MIS?HEMT器件的界面態(tài)參數,由于通過該等效模型所擬合的擬合組頻率函數曲線能夠同時擬合實測的電容?頻率散點圖和實測的電導?頻率散點圖,使得所分析出的界面態(tài)參數具有更高的準確性。
技術領域
本發(fā)明涉及半導體領域,具體涉及一種MIS-HEMT器件的界面態(tài)分析方法及裝置。
背景技術
氮化鎵(GaN)材料是寬禁帶半導體材料,是繼以硅為第一代半導體和以砷化鎵為第二代半導體材料之后迅速發(fā)展起來的新型半導體材料。由于GaN材料的禁帶寬度大、擊穿電場高、飽和電子速度大、熱導率高、介電常數小、化學性質穩(wěn)定以及抗輻射能力強等優(yōu)點,近年來得廣泛應用,尤其是GaN基的MIS-HEMT器件,GaN基的MIS-HEMT器件在擁有HEMT器件的高電子遷移率優(yōu)點同時,能夠較好的抑制柵極泄漏電流,柵極擺幅和耐壓能力得以提高。
為了提高GaN基MIS-HEMT器件的性能,對于MIS-HEMT器件的研究必不可少,MIS-HEMT器件的主要問題來源于其界面態(tài),界面態(tài)導致了閾值電壓漂移和電流崩塌等可靠性效應,并且對其凹槽柵類型增強型器件的制造帶來了很大的挑戰(zhàn)。而在對MIS-HEMT器件界面態(tài)的研究中,其界面態(tài)密度的提取和表征方法是非常重要的一環(huán)。
目前,業(yè)界最常用的可以定量表征MIS-HEMT界面態(tài)密度隨能級分布的方法是電導法和電容法,電導法的思路是通過一個器件的柵堆疊小信號模型計算其并聯等效電導Gp,并擬合實測電導頻率特性曲線Gp-ω,從而將界面態(tài)相關參數提取出來用于界面態(tài)密度的表征。但是,器件的并聯等效電容Cp和并聯等效電導Gp是一對孿生參數,分別反映了器件交流等效導納Y的虛部和實部,因此單單擬合電導無法證明模型能夠準確描述器件的交流小信號特性,因此,其界面態(tài)密度結果的準確性也難以保障。參考圖1,電容法是利用實測的MIS-HEMT器件C-V曲線里的第二臺階頻率分散現象來計算界面態(tài)密度,該方法認為第二臺階是由界面態(tài)導致的,而勢壘層電阻Rb的變化對第二臺階的影響很小所以可以忽略。然而,該方法不進行模擬和擬合等步驟,因而它不能提供一個證據來證明其計算界面態(tài)密度的理論和公式是正確并有效的,因此,其結果的準確性也難以保障。
發(fā)明內容
本發(fā)明主要提供一種MIS-HEMT器件的界面態(tài)分析方法及裝置,能夠在任意柵極電壓下同時擬合電導-頻率曲線和電容-頻率曲線,進而能夠準確的表征界面態(tài)密度隨能級的分布,有利于對器件性能的研究。
根據第一方面,一種實施例中提供一種MIS-HEMT器件的界面態(tài)分析方法,方法包括:
建立待分析MIS-HEMT器件等效模型,其中,所述MIS-HEMT器件包括介質層、勢壘層和溝道層,所述等效模型包括用于表征所述介質層電特性的介質層等效電路、用于表征所述勢壘層電特性的勢壘層等效電路、用于表征所述溝道層電特性的溝道層等效電路和用于表征所述介質層和勢壘層之間界面態(tài)電特性的界面態(tài)等效電路,所述介質層等效電路、勢壘層等效電路和溝道層等效電路順序串聯,所述界面態(tài)等效電路和所述勢壘層等效電路并聯,或者所述界面態(tài)等效電路和所述勢壘層等效電路與溝道層等效電路的串聯電路并聯,其中,介質層等效電路至少包括抗性元件,勢壘層等效電路包括并聯的抗性元件和阻性元件,溝道層等效電路包括串聯的抗性元件和阻性元件;
獲取所述介質層的實測電容值Cd和所述勢壘層的實測電容值Cb,將電容值Cd和電容值Cb分別作為介質層的等效抗性元件的參數值和勢壘層的等效抗性元件的參數值;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京大學深圳研究生院,未經北京大學深圳研究生院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202080005984.6/2.html,轉載請聲明來源鉆瓜專利網。





