[發明專利]用于NAND存儲器操作的架構和方法

在審

• 申請號: 202080003973.4
• 申請日: 2020-12-15
• 公開（公告）號: CN112753073A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 李昌炫;趙向南;李海波
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/38
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 劉柳;楊錫勱

在一種用于讀取包括第一存儲單元串的存儲器件的方法中，在預驗證階段內，在該第一存儲單元串的選定的存儲單元的柵極端子上施加第一驗證電壓，其中，該選定的存儲單元被編程以及排列在第一相鄰存儲單元與第二相鄰存儲單元之間。在該第一存儲單元串的未被編程的至少一個存儲單元的柵極端子上施加第一偏置電壓。在驗證階段內，在該第一存儲單元串的選定的存儲單元的柵極端子上施加第二驗證電壓。在該第一存儲單元串的未被編程的所述至少一個存儲單元的柵極端子上施加第二偏置電壓，其中，第二偏置電壓小于第一偏置電壓。

背景技術

閃速存儲器件近來經歷了快速發展。閃速存儲器件能夠在不施加電壓的情況下在長時間段內保持所存儲的數據。此外，閃速存儲器件的讀取速率相對較高，以及易于擦除閃速存儲器件中的存儲的數據和在閃速存儲器件中重寫數據。因此，閃速存儲器件被廣泛地用于微型計算機、自動化控制系統等中。為了增加閃速存儲器件的位密度以及降低其位成本，已經開發了三維(3D)NAND(Not AND(與非))閃速存儲器件。

3D NAND存儲器件可以包括多個存儲單元串。存儲單元串的每一者可以包括串聯的底部選擇柵(BSG)晶體管、存儲單元和頂部選擇柵(TSG)晶體管。在驗證/讀取3D-NAND閃速存儲器件的被編程的存儲單元的方法中，可以包括預脈沖方案(或階段)和驗證/讀取方案(或階段)。在預脈沖方案中，可以對選定的存儲單元串中的存儲單元的字線(WL)施加通過電壓(諸如6.8伏)，同時可以在未選定的存儲單元串處導通TSG晶體管的柵極端子。在該驗證/讀取方案中，可以進一步通過該驗證/讀取方案在選定的存儲單元串的未選定的WL處保持該通過電壓，以及可以對選定的存儲單元串中的選定的存儲單元的WL施加驗證電壓。

發明內容

本公開內容描述了總體上涉及用于驗證/讀取3D-NAND存儲器件的存儲單元的裝置和方法的實施例，其用以降低熱載流子注入誘發的邊緣求和(edge summation)(ESUM)損耗，以及降低在驗證/讀取3D-NAND存儲器件的存儲單元期間的功耗。

根據本公開內容的一方面，提供了一種用于讀取存儲器件的方法。該存儲器件可以包括第一存儲單元串和第二存儲單元串，其中，第一存儲單元串可以包括串聯連接的底部選擇柵(BSG)晶體管、存儲單元和頂部選擇柵(TSG)晶體管，以及第二存儲單元串可以包括串聯連接的BSG晶體管、存儲單元和TSG晶體管。在該方法中，在預驗證階段內，可以在第一存儲單元串的選定的存儲單元的柵極端子上施加第一驗證電壓，其中，該選定的存儲單元可以被編程以及排列在第一相鄰存儲單元與第二相鄰存儲單元之間。在預驗證階段內，可以在第一存儲單元串中的、位于該第一存儲單元串的選定的存儲單元的第一相鄰存儲單元與該第一存儲單元串的TSG晶體管之間的至少一個存儲單元的柵極端子上施加第一偏置電壓。在驗證階段內，可以在該第一存儲單元串的選定的存儲單元的柵極端子上施加第二驗證電壓。此外，在驗證階段內，可以在第一存儲單元串中的、位于該第一存儲單元串的選定的存儲單元的第一相鄰存儲單元與該第一存儲單元串的TSG晶體管之間的所述至少一個存儲單元的柵極端子上施加第二偏置電壓。該第二偏置電壓小于該第一偏置電壓。

在一些實施例中，該第二偏置電壓比該第一偏置電壓小20％到30％。

在該方法中，在預驗證階段內，可以在第二存儲單元串的TSG晶體管的柵極端子上施加第一柵極電壓?？梢栽诘谝淮鎯卧械倪x定的存儲單元的第一相鄰存儲單元的柵極端子上施加第一通過電壓?？梢栽诘谝淮鎯卧倪x定的存儲單元的第二相鄰存儲單元的柵極端子上施加第一讀取電壓。此外，在驗證階段內，可以在第二存儲單元串的TSG晶體管的柵極端子上施加第二柵極電壓?？梢栽诘谝淮鎯卧械倪x定的存儲單元的第一相鄰存儲單元的柵極端子上施加第二通過電壓?？梢栽诘谝淮鎯卧械倪x定的存儲單元的第二相鄰存儲單元的柵極端子上施加第二讀取電壓。此外，第二通過電壓和第二讀取電壓中的至少一者可以大于第二柵極電壓。