[實用新型]基于飛騰平臺的CPCIE主控板

有效

• 申請號: 202023341904.0
• 申請日: 2020-12-30
• 公開（公告）號: CN214202377U
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 陳齊杰;李國利
• 申請（專利權）人: 合肥市卓怡恒通信息安全有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/40;G06F13/42
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂;王中華

1.一種基于飛騰平臺的CPCIE主控板，其特征在于，包括：飛騰處理器(1)、兆芯橋片(2)、高云CPLD(3)、CPCIE連接器(4)、SATA連接器(5)及mSATA連接器(6)；

所述飛騰處理器(1)具有第一PCIE×4端口及GPIO端口，所述第一PCIE×4端口電性連接所述兆芯橋片(2)，所述GPIO端口電性連接高云CPLD(3)；

所述兆芯橋片(2)具有第一SATA端口、第二SATA端口及第三SATA端口，所述第一SATA端口電性連接CPCIE連接器(4)，所述第二SATA端口電性連接SATA連接器(5)，第三SATA端口電性連接mSATA連接器(6)。

2.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，所述飛騰處理器(1)還具有PCIE×8端口、第二PCIE×4端口及PCIE×1端口，所述PCIE×8端口、第二PCIE×4端口及PCIE×1端口分別與所述CPCIE連接器(4)電性連接。

3.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括第一電平轉換器(7)及時鐘芯片(8)，所述飛騰處理器(1)還具有第一I2C端口及第二I2C端口，所述第一電平轉換器(7)分別電性連接第一I2C端口及CPCIE連接器(4)，所述時鐘芯片(8)電性連接第二I2C端口。

4.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括第一Debug連接器(9)及第二Debug連接器(10)，所述飛騰處理器(1)還具有JTAG端口及第一UART端口，所述第一Debug連接器(9)電性連接所述JTAG端口，所述第二Debug連接器(10)電性連接第一UART端口。

5.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括第二電平轉換器(11)、RS232轉換芯片(12)及SPI Flash(13)，所述飛騰處理器(1)還具有第二UART端口和QSPI端口，所述第二電平轉換器(11)電性連接第二UART端口，所述RS232轉換芯片(12)分別電性連接第二電平轉換器(11)及CPCIE連接器(4)，所述SPI Flash(13)電性連接所述QSPI端口。

6.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括內存芯片(14)及網卡芯片(15)，所述飛騰處理器(1)還具有內存端口及GMAC端口，所述內存芯片(14)電性連接內存端口，所述網卡芯片(15)分別電性連接GMAC端口及CPCIE連接器(4)。

7.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括：風扇(16)、電源管理模塊(17)、指示燈(18)及溫度傳感器(19)，所述風扇(16)、電源管理模塊(17)、指示燈(18)及溫度傳感器(19)分別電性連接所述高云CPLD(3)。

8.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，還包括USB連接器(20)，所述兆芯橋片(2)還具有6個USB2.0端口，所述6個USB2.0端口中的2個分別電性兩個USB連接器(20)，其余4個與所述CPCIE連接器(4)電性連接。

9.如權利要求1所述的基于飛騰平臺的CPCIE主控板，其特征在于，所述飛騰處理器的型號為飛騰FT-2000/4，所述兆芯橋片的型號為兆芯ZX-200，所述高云CPLD的型號為高云GW1N-4KLQFP100。

10.如權利要求6所述的基于飛騰平臺的CPCIE主控板，其特征在于，所述內存芯片(14)為DDR4內存芯片，所述網卡芯片(15)的型號為裕泰車通PHY YT8521SH。