[實用新型]一種低倍頻采集數據的裝置

有效

• 申請號: 202023133673.4
• 申請日: 2020-12-23
• 公開（公告）號: CN213715796U
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 王小龑;周嬌;任志強
• 申請（專利權）人: 杭州起盈科技有限公司
• 主分類號: G06F1/10
• 分類號: G06F1/10;G06F1/06;G06F1/12;G06M1/27
• 代理公司: 上海知信徽申專利代理事務所(普通合伙) 31428
• 代理人: 褚相武

本實用新型公開了一種低倍頻采集數據的裝置，裝置包括時鐘升頻模塊、時鐘分頻模塊、數據同步模塊和數據采集模塊，其中，時鐘升頻模塊對輸入的系統時鐘信號進行升頻，升頻后的信號發送至時鐘分頻模塊和數據同步模塊；時鐘分頻模塊對升頻后的信號進行分頻，分頻后輸出給數據采集模塊；數據同步模塊的輸入為外界的輸入數據，輸出同步標志給時鐘分頻模塊進行自校準，數據同步模塊還輸出同步數據及同步標志給數據采集模塊；數據采集模塊包括采集器和計數器，數據采集模塊在收到同步標志后，產生采集標志，代表采集有效，然后計數器開始計數。本實用新型高效低成本還原原始數據，保證后續芯片正常工作。

技術領域

本實用新型屬于數字信息應用技術領域，具體涉及一種低倍頻采集數據的裝置。

背景技術

隨著數字信息技術的發展，數據異步采集及處理隨處可見，尤其是不同芯片之間或系統之間存在發送的數據寬度經過線的延遲及芯片管腳的轉換存在比較嚴重的抖動，這樣會導致后續采集過程存在很大的誤碼，導致采集的數據出錯，從而影響后續芯片或系統工作不正常。通常處理方法是用高倍頻PLL來產生高頻時鐘，如時鐘的4倍頻或8倍頻以上來處理數據，這樣導致了需采購高價格的PLL芯片或集成高性能PLL的芯片，導致成本高昂，電路實現時序收斂困難等問題。

實用新型內容

為了克服上述采購昂貴成本或電路時序收斂困難，本實用新型的目的是提供一種數據位有效寬度2倍頻同步采集還原數據的裝置。

采用如下的技術方案：

一種低倍頻采集數據的裝置，包括時鐘升頻模塊、時鐘分頻模塊、數據同步模塊和數據采集模塊，其中，

所述時鐘升頻模塊對輸入的系統時鐘信號進行升頻，升頻后的信號發送至時鐘分頻模塊和數據同步模塊；

所述時鐘分頻模塊對升頻后的信號進行分頻，分頻后輸出給數據采集模塊；時鐘分頻模塊包括D觸發器和反相器，D觸發器的輸入時鐘為時鐘升頻模塊的輸出，在時鐘的下沿D觸發器進行存儲，D觸發器的輸出為分頻時鐘，分頻時鐘經反相器后反饋輸入D觸發器，為自校準；

所述數據同步模塊的輸入為外界的輸入數據，輸出同步標志給時鐘分頻模塊進行自校準，數據同步模塊還輸出同步數據及同步標志給數據采集模塊；

所述數據采集模塊包括采集器和計數器，數據采集模塊在收到同步標志后，產生采集標志，代表采集有效，然后計數器開始計數。

優選地，所述時鐘升頻模塊對輸入的時鐘信號進行不超過2倍的升頻。

優選地，所述系統時鐘為20MHz，時鐘升頻模塊為2倍頻，時鐘分頻模塊為2分頻，數據同步模塊包括若干D觸發器、若干與門、或門和反相器；數據采集模塊包括計數器、若干個與門、或門、或非門和D觸發器；數據data分別通過40MHz時鐘即40mhz_clk的上沿和下沿輸入數據同步模塊中的D觸發器進行存儲，存儲輸出3位數據AP[2:0]和AN[2:0]，將AP[2:0]和AN[2:0]相互間隔拼接后形成6位總線數據B0[5:0]＝{AP[2],AN[2],AP[1],AN[1],AP[0],AN[0]}；AP[2:0]為數據采集模塊的同步數據；同步標志為第一個B0[3:0]，為4’b1110或4’b1100，4’b1110與4’b1100輸入或門，或門的輸出與計數器的輸出一起輸入數據同步模塊的一個與門，該與門的輸出連接數據同步模塊的一個D觸發器，該D觸發器的輸出即為同步標志。

優選地，所述計數器輸出為47時，經數據同步模塊中的反相器后，與同步標志輸入數據同步模塊中的一個與門，此時重新復位時鐘分頻模塊輸出的分頻時鐘，計數器重新開始計數，采集標志變高即有效，數據采集模塊進行數據采集。

優選地，所述數據同步模塊的輸入數據的數據位電平寬度為50ns時，數據同步模塊輸出的同步頭為0x5F，數據采集模塊從AP[1]開始采集數據。