[實用新型]一種控制PCIE板卡上電時序的結構

有效

• 申請號: 202023080966.0
• 申請日: 2020-12-18
• 公開（公告）號: CN213518246U
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 韓大峰;劉鐵軍;陳三霞
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 黃曉燕

1.一種控制PCIE板卡上電時序的結構，其特征在于，包括金手指(1)，其中，

所述金手指(1)的3.3V引腳經二極管(2)電性連接RTC電路(3)；

所述金手指(1)的3.3V引腳電性連接延時電路(4)；

所述金手指(1)的12V引腳電性連接第一DC-DC轉換模塊(5)；

所述延時電路(4)電性連接所述第一DC-DC轉換模塊(5)的使能端口；

所述第一DC-DC轉換模塊(5)電性連接第二DC-DC轉換模塊(6)。

2.根據權利要求1所述的控制PCIE板卡上電時序的結構，其特征在于，所述延時電路(4)采用ADM1086延時芯片，所述ADM1086延時芯片采用SC70封裝。

3.根據權利要求2所述的控制PCIE板卡上電時序的結構，其特征在于，所述金手指(1)的3.3V引腳電性連接兩個第一分壓電阻，所述ADM1086延時芯片的Vin端口電性連接兩個所述第一分壓電阻之間，所述ADM1086延時芯片的Vcc端口和ENin端口電性連接所述金手指(1)的3.3V引腳，所述ADM1086延時芯片GND端口接地，所述ADM1086延時芯片的CEXT端口連接接地的電容，所述ADM1086延時芯片的ENout端口電性連接所述第一DC-DC轉換模塊(5)的使能端口。

4.根據權利要求3所述的控制PCIE板卡上電時序的結構，其特征在于，所述電容的容值其中T_延時為要求的延時時間。

5.根據權利要求1所述的控制PCIE板卡上電時序的結構，其特征在于，所述第一DC-DC轉換模塊(5)為12V轉3.3V電壓調節器，所述第一DC-DC轉換模塊(5)的輸出端電性連接兩個第二分壓電阻，所述第一DC-DC轉換模塊(5)的輸出端電性連接所述第二DC-DC轉換模塊(6)的輸入，所述第二DC-DC轉換模塊(6)的使能端口連接于兩個所述第二分壓電阻之間。