[實用新型]PCIe相容性模式切換裝置

有效

• 申請?zhí)枺?/td>: 202023036000.7
• 申請日: 2020-12-16
• 公開（公告）號: CN213814656U
• 公開（公告）日: 2021-07-27
• 發(fā)明（設計）人: 楊鄢銘
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 王申雨

本實用新型提出了PCIe相容性模式切換裝置，包括微處理器、UART轉USB模塊和SMP連接器；微處理器通過SMP連接器與CLB治具相連，微處理器通過電平的高低切換PCIe相容性模式；微處理器還通過UART轉USB模塊與計算機相連。UART轉USB模塊采用信號轉化芯片；UART信號輸入信號轉化芯片的信號輸入引腳；USB信號從所述信號轉化芯片信號輸出引腳輸出。微處理器的(TX)PD1引腳和(RX)PD0引腳用于UART信號輸出；微處理器的ADC0引腳至ADC5引腳用于輸出切換PCIe相容性模式的高低電平。本實用新型采用微處理單芯片透過程控制觸發(fā)切換就可以有效改善因人為操作失誤造成的問題。

技術領域

本實用新型屬于PCIe切換技術領域，特別涉及PCIe相容性模式切換裝置。

背景技術

PCI Express簡稱PCI-E，官方簡稱PCIe，是電腦匯流排的一個重要分支，它沿用現(xiàn)有的PCI編程概念及信號標準，并建構建了更加高速的串行通訊系統(tǒng)標準。目前這一標準有PCI-SIG組織制定和維護。PCIe僅應用于內部互連。由于PCIe是基于現(xiàn)有的PCI系統(tǒng)，所以只需修改實體層而無須修改軟體就可將現(xiàn)有PCI系統(tǒng)轉換為PCIe。PCIe擁有更快的速率，所以幾乎取代了以往所有的內部匯流排(包括AGP和PCI)。現(xiàn)在英特爾和AMD已采用單晶片組技術，取代原有的南橋/北橋方案。CLB全名是Compliance Base Board，PCI-SIG提供適用于附加卡測試之相容性基板。SMP電纜，是測量PCIe標準測試時所運用的電纜，使用協(xié)會規(guī)范的標準治具CLB/CBB上有SMP connector接頭，需使用SMP電纜才能驗證PCIe的信號。PCIeCompliance Mode是PCIe通用的標準默認值，目前有PCIe有分Gen1/2/3/4等四種不同傳輸速度且有各自的標準默認值,PCIe Gen1有一組通用默認值，PCIe Gen2有兩組通用默認值，PCIe Gen3有11組通用默認值，PCIe Gen4有11組通用默認值，未來還會有PCIe Gen5/6…等。

PCIe的規(guī)范主要是為了提升電腦內部所有匯流排的速度，因此頻寬有多種不同規(guī)格標準，其中PCIe x16是專為顯示卡所設計的部分。AGP的資料傳輸效率最高為2.1GB/s，不過對上PCIe x16的8GB/s，很明顯的就分出勝負，但8GB/s只有指資料傳輸?shù)睦硐胫担⒉皇鞘褂肞CIe介面的顯示卡，就能夠有突飛猛進的效能表現(xiàn)，實際的測試資料上并不會有這么大的差異存在。PCIe的連接是建立在一個單向的序列的(1-bit)對等連接基礎之上，這稱之為通道(lane)。這一點上PCIe連接與早期PCI連接形成鮮明對比，PCI連接基于匯流排控制，所有裝置共用雙向32位元并列匯流排。PCIe是一個多層協(xié)定，由事務層，資料交換層和實體層構成。實體層又可進一步分為邏輯子層和電氣子層。邏輯子層又可分為物理程式碼子層(PCS)和媒介接入控制子層(MAC)，目前PCIe標準測試上需依照PCI-SIG協(xié)會所制定的測試手法，并且仰賴協(xié)會所制定的治具擷取PCIe的DATA/CLOCK信號。由于協(xié)會制定的CLB治具有兩種不同規(guī)格,其一為x16/x1的標準治具板卡,第二種為x8/x4的標準治具板卡,為的是因應不同尺寸的插槽所設計。