[實用新型]片上系統設備、計算系統以及存儲器設備

有效

• 申請號: 202022969368.2
• 申請日: 2020-12-11
• 公開（公告）號: CN214504409U
• 公開（公告）日: 2021-10-26
• 發明（設計）人: N·喬拉;A·格羅弗;G·德索利;K·J·多里;T·勃伊施;P·庫瑪
• 申請（專利權）人: 意法半導體股份有限公司;意法半導體國際有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 羅利娜

本公開的實施例涉及片上系統設備、計算系統以及存儲器設備。提供了系統和設備使得能夠對存儲器內的多個存儲器電路(例如多個存儲器單元陣列)中的每個存儲器電路的保持或激活狀態進行粒度控制。多個存儲器陣列中的每個相應的存儲器陣列被耦合到相應的鎮流器驅動器和相應的存儲器陣列的相應的激活存儲器信號開關。一個或多個電壓調節器被耦合到鎮流器驅動器柵極節點和相應存儲器陣列中的至少一個存儲器陣列的偏置節點。在操作中，相應的存儲器陣列的相應的激活存儲器信號開關使得相應的存儲器陣列在相應的存儲器陣列的激活狀態與相應的存儲器陣列的保持狀態之間轉換。

技術領域

本公開總體上涉及數字邏輯功率管理。更具體地(但不排他地)本公開涉及在不同功率狀態中的計算系統和組件的配置。

背景技術

先進的片上系統(SoC)可以包括相對較大的片上靜態隨機存取存儲器(SRAM)的存儲器陣列，其中這種SRAM存儲器陣列在激活時(當被存取時)與高功率需求相關聯。在低負載狀況期間，這種SRAM存儲器陣列的大部分可以被放置在稱為保持的低功率狀況中，其中每個存儲器陣列的數據內容被保留，而不需要相對應的存儲器陣列快速響應存儲器存取請求。通過在保持期間減少施加到相關SRAM存儲器陣列的電壓，可以顯著減少與相關SRAM存儲器陣列相關聯的漏電流。

實用新型內容

本公開的目的是提供片上系統設備、計算系統以及存儲器設備，以至少部分地解決現有技術中存在的問題。

本公開的一方面提供了一種片上系統設備，包括：一個或多個處理器；存儲器，被耦合到一個或多個處理器并且具有多個存儲器電路，其中，多個存儲器電路中的每個相應的存儲器電路被耦合到用于相應的存儲器電路的相應的鎮流器驅動器以及相應的激活存儲器信號開關；以及一個或多個電壓調節器，被耦合到鎮流器驅動器柵極節點以及相應的存儲器電路中的至少一個存儲器電路的偏置節點。

根據一個或多個實施例，其中一個或多個電壓調節器中的每個電壓調節器是低壓降調節器。

根據一個或多個實施例，其中，在操作中，用于相應的存儲器電路的相應的激活存儲器信號開關使得相應的存儲器電路在針對相應的存儲器電路的激活狀態與針對相應的存儲器電路的保持狀態之間轉換。

根據一個或多個實施例，其中多個存儲器電路中的每個相應的存儲器電路經由相應的存儲器電路的相應的偏置節點耦合到相應的電壓調節器，并且其中相應的電壓調節器的輸出被耦合到用于相應的存儲器電路的相應的鎮流器驅動器的柵極節點。

根據一個或多個實施例，其中被耦合到多個存儲器電路的一個或多個電壓調節器是公共電壓調節器，公共電壓調節器被耦合到用于多個存儲器電路中的每個存儲器電路的每個相應的鎮流器驅動器的相應的柵極節點。

根據一個或多個實施例，其中多個存儲器電路包括第一組存儲器電路和附加存儲器電路，其中附加存儲器電路的偏置節點被耦合到公共電壓調節器的公共偏置節點，并且其中附加存儲器電路在操作中被維持在保持狀態中。

根據一個或多個實施例，其中附加存儲器電路具有的尺寸小于第一組存儲器電路中的任何存儲器電路的尺寸。

根據一個或多個實施例，其中第一組存儲器電路中的至少一個存儲器電路的偏置節點經由第一開關耦合到公共電壓調節器的公共偏置節點，并且其中在操作中，第一開關響應于用于至少一個存儲器電路的相應的激活存儲器信號開關的斷開而閉合。

根據一個或多個實施例，片上系統設備包括：延遲電路裝置，被耦合到開關，其中在操作中延遲電路裝置響應于至少一個存儲器電路的相應的激活存儲器信號開關的斷開而延遲第一開關的閉合。