[實用新型]一種驗證PCIE參考時鐘時延對眼圖影響的夾具

有效

• 申請號: 202022931460.X
• 申請日: 2020-12-09
• 公開（公告）號: CN213545256U
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 陳晨
• 申請（專利權）人: 太倉市同維電子有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F13/42
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 劉黎明

本實用新型公開了一種驗證PCIE參考時鐘時延對眼圖影響的夾具，包括PCB板，所述PCB板上設有第一輸入端、第二輸入端、第三輸入端、第四輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端。能夠驗證PCIE總線在不同時鐘延遲下的眼圖狀態，并驗證PCIE總線能否正常工作，此方案成本低廉，極具性價比。

技術領域

本實用新型涉及通訊技術領域，尤其涉及一種驗證PCIE參考時鐘時延對眼圖影響的夾具，用于驗證PCIE參考時鐘不同時延對眼圖影響下能否正常工作，主要用于研發階段驗證PCIE總線中的CLK和DATA兩個信號之間的相互關系。

背景技術

為了保證PCIE總線時序(即PCIE眼圖)能夠正常工作，就需要進行不同環境下的驗證，比如高溫低溫等極端環境，而正常的驗證是無法進行這種極端驗證的，那就需要變換思維，改用某種方式去替代這種極端環境下引起時序上的差異大小，就通過改變PCIE總線的CLK和DATA兩個信號之間的時間延遲來驗證PCIE總線能夠承受的最大容限，通過這種方式就可以驗證出總線時序(即PCIE眼圖)能否正常工作的情況。

實用新型內容

本實用新型的目的在于針對上述現有技術的不足，提供一種驗證PCIE參考時鐘時延對眼圖影響的夾具，通過改變PCIE總線的CLK和DATA兩個信號之間的時間延遲來驗證PCIE總線能夠承受的最大容限，通過這種方式就可以驗證出總線時序能否正常工作的情況。

為解決上述問題，本實用新型所采取的技術方案是：

一種驗證PCIE參考時鐘時延對眼圖影響的夾具，包括PCB板，所述PCB板上設有第一輸入端、第二輸入端、第三輸入端、第四輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端，所述第一輸入端分別與三極管Q2、三極管Q3和三極管Q5的集電極相連，所述三極管Q2的發射極通過第二連接線與第一輸出端連接，所述三極管Q3的發射極通過第三連接線與第一輸出端連接，所述三極管Q5的發射極通過第五連接線與第一輸出端連接，所述第二連接線、第三連接線和第五連接線的長度不同，所述三極管Q2的基極通過第二控制線與外部控制電路連接，所述三極管Q3的基極通過第三控制線與外部控制電路連接，所述三極管Q5的基極通過第五控制線與外部控制電路連接，所述第二輸入端分別與三極管Q1、三極管Q4和三極管Q6的集電極相連，所述三極管Q1的發射極通過第一連接線與第二輸出端連接，所述三極管Q4的發射極通過第四連接線與第二輸出端連接，所述三極管Q6的發射極通過第六連接線與第二輸出端連接，所述第一連接線的長度與第二連接線的長度相同，所述第四連接線的長度與第三連接線的長度相同，所述第六連接線的長度與第五連接線的長度相同，所述三極管Q1的基極通過第一控制線與外部控制電路連接，所述三極管Q4的基極通過第四控制線與外部控制電路連接，所述三極管Q6的基極通過第六控制線與外部控制電路連接，所述第三輸入端通過第七連接線與第三輸出端連接，所述第四輸入端通過第八連接線與第四輸出端連接，所述第七連接線、第八連接線與第三連接線、第四連接線的長度相同。

更進一步的技術方案是，所述第一輸入端、第二輸入端、第三輸入端、第四輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端均為3.5mm SMA母頭座子。

更進一步的技術方案是，所述第三連接線、第四連接線、第七連接線和第八連接線的長度為1000mil，所述第一連接線和第二連接線的長度為5000mil，所述第五連接線和第六連接線的長度為10000mil。

采用上述技術方案所產生的有益效果在于：實現起來容易，能夠驗證PCIE總線在不同時鐘延遲下的眼圖狀態，并驗證PCIE總線能否正常工作，此方案成本低廉，極具性價比。

附圖說明

圖1是本實用新型的示意圖。