[實(shí)用新型]一種應(yīng)用傳輸門的調(diào)阻電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202022707458.4
• 申請(qǐng)日: 2020-11-20
• 公開(kāi)（公告）號(hào): CN214544266U
• 公開(kāi)（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: 何均
• 申請(qǐng)（專利權(quán)）人: 成都思瑞浦微電子科技有限公司
• 主分類號(hào): H03K17/06
• 分類號(hào): H03K17/06;H03K17/08;H03G3/30
• 代理公司: 南京蘇科專利代理有限責(zé)任公司 32102
• 代理人: 陳忠輝

本實(shí)用新型揭示了一種傳輸門電路及應(yīng)用傳輸門的調(diào)阻電路，其中傳輸門由NMOS管和PMOS管相接構(gòu)成，PMOS管MP0、MP1的共源極與常壓PMOS上拉管MP2的漏極相連接，上拉管MP2的源極與電路最高電壓VH相連接，NMOS管MN0、MN1的共源極與常壓NMOS管MN2的漏極相連接，下拉管MN2的源極接地，其中PMOS管MP0和NMOS管MN0的共漏極為節(jié)點(diǎn)A，PMOS管MP1和NMOS管MN1的共漏極為節(jié)點(diǎn)B，傳輸門隨PMOS管MP0、MP1的柵極和NMOS管MN0、MN1的柵極接入電壓調(diào)整而完全關(guān)斷或完全導(dǎo)通，并與電阻并聯(lián)用于屏蔽或保留電阻。應(yīng)用本實(shí)用新型改良的傳輸門設(shè)計(jì)，有效克服了當(dāng)兩端電壓隨高低壓切換時(shí)不能完全關(guān)斷的問(wèn)題，并降低了器件耐壓風(fēng)險(xiǎn)，提高了整個(gè)傳輸門應(yīng)用器件的工作可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種傳輸門電路結(jié)構(gòu)改良，尤其涉及一種用于與電阻并聯(lián)調(diào)阻及相關(guān)應(yīng)用、功能更完善的傳輸門電路及其所應(yīng)用的調(diào)阻電路。

背景技術(shù)

在音頻芯片設(shè)計(jì)中，需要根據(jù)客戶應(yīng)用、在不同的場(chǎng)景模式下對(duì)音頻輸入信號(hào)設(shè)置不同檔位的信號(hào)增益幅值，以調(diào)節(jié)人耳聽(tīng)到的聲音大小。電路實(shí)現(xiàn)上通常通過(guò)調(diào)整音頻系統(tǒng)反饋電阻的阻值大小實(shí)現(xiàn)。通常電路實(shí)現(xiàn)上，通過(guò)傳輸門與電阻的并聯(lián)來(lái)改變反饋電阻值的大小。如圖1所示是常見(jiàn)的、由一個(gè)PMOS管MP1和一個(gè)NMOS管MN1相接而成的傳輸門，其中MP1與MN1共漏相接于端點(diǎn)A、MP1與MN1共源相接于端點(diǎn)B，且各自柵極接設(shè)為傳輸門的開(kāi)關(guān)控制端。把傳輸門A端口、B端口與電阻兩端相接成并聯(lián)狀。當(dāng)傳輸門打開(kāi)時(shí)，電阻會(huì)被傳輸門屏蔽，即兩端點(diǎn)之間的電阻就是傳輸門的開(kāi)關(guān)電阻；而當(dāng)傳輸門關(guān)閉時(shí)，即兩端點(diǎn)之間的電阻即為電阻值。

但該傳輸門在實(shí)際應(yīng)用過(guò)程中，如果A、B兩端電壓不高于器件柵極電壓，采用普通的傳輸門電路，當(dāng)傳輸門選擇關(guān)閉時(shí)，傳輸門可以完全關(guān)斷，即可實(shí)現(xiàn)A、B兩端接入電阻。但當(dāng)A、B兩端電壓隨工作狀態(tài)高低壓不停切換時(shí)，傳輸門可能不能完全關(guān)斷，且面臨器件耐壓風(fēng)險(xiǎn)，影響器件工作的可靠性。

傳輸門A、B端電壓隨工作狀態(tài)高、低電壓切換，在高壓音頻系統(tǒng)工作中是比較常見(jiàn)的場(chǎng)景，比如B端連接功放的輸出V_OUT，而V_OUT輸出較多是高壓的方波信號(hào)。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的旨在提出一種應(yīng)用傳輸門的調(diào)阻電路。

本發(fā)明上述目的的技術(shù)解決方案為，一種應(yīng)用傳輸門的調(diào)阻電路，所述傳輸門通過(guò)節(jié)點(diǎn)A、節(jié)點(diǎn)B與電阻兩端相接并聯(lián)，傳輸門完全導(dǎo)通狀態(tài)下，并聯(lián)電路的電阻阻值對(duì)應(yīng)傳輸門的開(kāi)關(guān)電阻；傳輸門完全關(guān)斷狀態(tài)下，并聯(lián)電路的電阻阻值對(duì)應(yīng)所并聯(lián)的電阻，其特征在于：所述傳輸門由NMOS管和PMOS管相接構(gòu)成，其中PMOS管MP0、MP1的共源極與常壓PMOS上拉管MP2的漏極相連接，上拉管MP2的源極與電路最高電壓VH相連接，NMOS管MN0、MN1的共源極與常壓NMOS管下拉管MN2的漏極相連接，下拉管MN2的源極接地，其中PMOS管MP0和NMOS管MN0的共漏極為節(jié)點(diǎn)A，PMOS管MP1和NMOS管MN1的共漏極為節(jié)點(diǎn)B，所述傳輸門隨PMOS管MP0、MP1的柵極和NMOS管MN0、MN1的柵極接入電壓調(diào)整而完全關(guān)斷或完全導(dǎo)通。

上述傳輸門電路，優(yōu)選的，所述PMOS管MP0、MP1的柵極與電路最高電壓VH相連接，且PMOS管MP0、MP1的共源極通過(guò)上拉管MP2拉至柵源等壓，PMOS管MP0、MP1完全關(guān)斷，所述NMOS管MN0、MN1的柵極接地，且NMOS管MN0、MN1的共源極通過(guò)下拉管MN2拉至柵源等壓，NMOS管MN0、MN1完全關(guān)斷，在節(jié)點(diǎn)A、節(jié)點(diǎn)B出現(xiàn)高低壓切換時(shí)，傳輸門完全關(guān)斷。

上述傳輸門電路，優(yōu)選的，所述PMOS管MP0、MP1的柵極接地，所述NMOS管MN0、MN1的柵極與電路最高電壓VH相連接，在節(jié)點(diǎn)A、節(jié)點(diǎn)B無(wú)高壓時(shí)上拉管MP2和下拉管MN2關(guān)閉，傳輸門完全導(dǎo)通。