[實用新型]一種低壓低功耗的帶隙基準電路

有效

• 申請號: 202022668168.3
• 申請日: 2020-11-17
• 公開（公告）號: CN213276404U
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 卿瓊
• 申請（專利權）人: 東莞市郡仁司電子科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳至誠化育知識產權代理事務所(普通合伙) 44728
• 代理人: 涂柳曉

1.一種低壓低功耗的帶隙基準電路，其特征是，包括帶隙基準結構、啟動電路、自偏置電路和分壓網絡；所述帶隙基準結構包括雙極晶體管Q2、Q3、Q4，PMOS晶體管MP1、MP2、MP4，電容C1，電阻R1、R2；

雙極晶體管Q4和雙極晶體管Q3共基極連接，雙極晶體管Q4的集電極連接PMOS晶體管MP1的柵極和漏極，PMOS晶體管MP2和PMOS晶體管MP1構成電流鏡結構連接，PMOS晶體管MP2和PMOS晶體管MP1共柵極連接，PMOS晶體管MP2的漏極連接雙極晶體管Q3的集電極和PMOS晶體管MP4的柵極；雙極晶體管Q2的集電極連接到PMOS晶體管MP4的漏極，雙極晶體管Q2的發射極和雙極晶體管Q4晶體管的發射極短接后連接到電阻R2的一端、電阻R1的一端、電容C1的一端，雙極晶體管Q2的基極和雙極晶體管Q3、雙極晶體管Q4的基極短接，雙極晶體管Q3的發射極連接電阻R1的另外一端，電阻R2和電容C1的另外一端均連接到地；

PMOS晶體管MP1、PMOS晶體管MP2和PMOS晶體管MP4的源極共同連接到自偏置電路和啟動電路中，自偏置電路和啟動電路用于降低PMOS晶體管的閾值電壓，分壓網絡連接于啟動電路輸出端、帶隙基準結構，用于提高帶隙基準電壓恢復至1.25V輸出。

2.如權利要求1所述的一種低壓低功耗的帶隙基準電路，其特征在于：所述啟動電路，包括NMOS晶體管MN1、PMOS晶體管MP5、PMOS晶體管MP7和NMOS晶體管MN3，其中，NMOS晶體管MP7的柵極和漏極短接后連接到NMOS晶體管MN1的漏極，NMOS晶體管MN1的柵極和PMOS晶體管MP5的漏極相連，NMOS晶體管MN1的源極連接到雙極晶體管Q4的發射極；PMOS晶體管MP5的柵極連接到地，源極連接到VDD，漏極連接到PMOS晶體管MP5的柵極、NMOS晶體管MN3的漏極和NMOS晶體管MN4的柵極，NMOS晶體管MN3的源極連接到地。

3.如權利要求1所述的一種低壓低功耗的帶隙基準電路，其特征在于：所述自偏置電路，包括雙極晶體管Q1、雙極晶體管Q5、PMOS晶體管MP7、PMOS晶體管MP6、PMOS晶體管MP3、NMOS晶體管MN2、電容C2、電容C3以及二極管D0；

其中，Q1的發射極連接到Q4的發射極，基極連接到Q4的基極、集電極和MP7的柵源相連；MP7和MP6構成電流鏡結構，MP7的柵極連接到MP6的柵極和C3的一端，MP7的源極和MP6的源極、C3的另外一端和電壓VDD相連接；MP6的漏極和MP3的漏極、MN2的柵極、C2電容的一端相連；MP3的源極和C2電容的另外一端相連后接地；

MP3的柵極接帶隙基準結構的輸出端VREF；Q5和Q4的基極和發射極分別連接后，Q5的集電極連接二極管D0的陰極和帶隙基準結構中MP1、MP2管的襯底。

4.如權利要求1所述的一種低壓低功耗的帶隙基準電路，其特征在于：所述分壓網絡，包括NMOS晶體管MN4、NMOS晶體管MN5、電阻R3和電阻R4；

其中，MN5的源極和R4的一端連接，R4的另外一端和Q4的基極、R3的一端連接；R3電阻的另外一端和地連接；MN4的柵極和啟動電路的輸出端EN連接，MN4的源極連接電壓VDD，MN5的漏極接電壓VDD，MN4的漏極、MN5的柵極以及所述帶隙基準結構中的Q2的集電極連接。