[實用新型]一種基于FPGA的信號處理器

有效

• 申請號: 202022337231.5
• 申請日: 2020-10-19
• 公開（公告）號: CN213122661U
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 陳璨
• 申請（專利權）人: 武漢大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 龔雅靜

1.一種基于FPGA的信號處理器，其特征在于：包括射極跟隨器、模數轉換模塊、FPGA和數模轉換模塊，所述模數轉換模塊包括第一模擬信號輸入端和第一數字信號輸出端，所述數模轉換模塊包括第二數字信號輸入端和第二模擬信號輸出端，所述射極跟隨器的輸出端與所述模數轉換模塊的第一模擬信號輸入端連接，所述模數轉換模塊的第一數字信號輸出端與所述FPGA連接，所述FPGA與所述數模轉換模塊的第二數字信號輸入端連接，所述FPGA內部包括數字放大器和數字濾波器。

2.根據權利要求1所述的基于FPGA的信號處理器，其特征在于：所述FPGA選用EP4CE40F23C8芯片。

3.根據權利要求1所述的基于FPGA的信號處理器，其特征在于：所述模數轉換模塊包括模數轉換器、第一差分放大器、第一電源組件和時鐘信號放大器，所述模數轉換器設置所述第一模擬信號輸入端和所述第一數字信號輸出端，所述射極跟隨器的輸出端與所述第一差分放大器的輸入端相連，所述第一差分放大器的輸出端與所述模數轉換器的第一模擬信號輸入端連接，所述模數轉換器的第一數字信號輸出端與所述FPGA連接，使所述第一差分放大器形成的差分信號通過所述模數轉換器轉換成數字信號發送給所述FPGA，所述第一電源組件與所述模數轉換器相連用于給所述模數轉換器供電，所述時鐘信號放大器與所述模數轉換器相連用于抬升外部輸入的時鐘信號的電平。

4.根據權利要求3所述的基于FPGA的信號處理器，其特征在于：所述第一電源組件包括LM1117芯片，所述第一差分放大器選用THS4151差分放大器，所述時鐘信號放大器選用SN74LV1T126DBVR芯片，所述模數轉換器選用ADS805芯片。

5.根據權利要求1所述的基于FPGA的信號處理器，其特征在于：所述數模轉換模塊包括數模轉換器、第二差分放大器和第二電源組件，所述數模轉換器設置所述第二數字信號輸入端和所述第二模擬信號輸出端，所述FPGA和所述數模轉換器的第二數字信號輸入端相連，所述數模轉換器的第二模數信號輸出端與所述第二差分放大器的輸入端相連，使得經過所述FPGA處理的信號通過所述數模轉換器轉換成模擬信號，進而經過所述第二差分放大器實現輸出信號的放大，所述第二電源組件與所述數模轉換器相連用于給所述數模轉換器供電。

6.根據權利要求5所述的基于FPGA的信號處理器，其特征在于：所述第二電源組件包括LM1117芯片，所述第二差分放大器選用OPA690芯片，所述數模轉換器選用DAC904芯片。

7.根據權利要求1所述的基于FPGA的信號處理器，其特征在于：所述射極跟隨器與所述模數轉換模塊使用SAM線傳輸。

8.根據權利要求1所述的基于FPGA的信號處理器，其特征在于：所述射極跟隨器選用OPA690芯片。