[實用新型]LDO電路、LDO及SOC系統

有效

• 申請號: 202022205384.4
• 申請日: 2020-09-30
• 公開（公告）號: CN212989976U
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 徐光明;其他發明人請求不公開姓名
• 申請（專利權）人: 深圳市芯天下技術有限公司
• 主分類號: G05F1/575
• 分類號: G05F1/575;G05F1/59
• 代理公司: 佛山市海融科創知識產權代理事務所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

1.一種LDO電路，其特征在于，包括反饋電壓放大器AMP、輸出電壓低沖控制管MP2、輸出電壓過沖控制管MN1、第一補償網絡、第二補償網絡、第一電流源I1、第二電流源I2、輸出功率管MP1、輸出電壓反饋分壓電阻網絡、內部電壓VDD的輸出電容CL；

所述反饋電壓放大器AMP，其正輸入端接基準電壓VREF，其負輸入端接輸出電壓反饋分壓電阻網絡，其輸出端接輸出電壓低沖控制管MP2的柵極；

所述輸出電壓低沖控制管MP2，其柵極接反饋電壓放大器AMP的輸出端，源極接輸出電壓VDD，漏極接輸出電壓過沖控制管MN1的柵極和輸出功率管MP1柵極連接點；

所述的輸出電壓過沖控制管MN1，其柵極接輸出電壓低沖控制管MP2的漏極和輸出功率管MP1柵極連接點，源極接地，漏極接輸出電壓VDD；

所述第一補償網絡的一端接反饋電壓放大器的輸出端，第一補償網絡的另一端接地：第一補償網絡用于提供一個補償零點；

所述第二補償網絡一端接電源電壓VCC，第二補償網絡另一端接輸出功率管MP1的柵極：第二補償網絡用于提供另一個補償零點；

所述第一電流源I1和第二電流源I2的連接點接輸出功率管MP1的柵極，第一電流源I1的另一端連接電源電壓VCC，第二電流源I2另一端接地；

所述輸出功率管MP1，其源極接電源電壓VCC，柵極接第一電流源I1和第二電流源I2的連接點，漏端接輸出電壓VDD；

所述輸出電壓反饋分壓電阻網絡一端連接輸出電壓VDD，輸出電壓反饋分壓電阻網絡另一端接地；

所述內部電壓VDD的輸出電容CL，其一端接輸出電壓VDD，另一端接地。

2.根據權利要求1所述的LDO電路，其特征在于，所述第一補償網絡包括第一補償電阻Rf1和第一補償電容Cf1，第一補償電阻Rf1的一端接反饋電壓放大器AMP的輸出端，第一補償電阻Rf1的另一端接第一補償電容Cf1的另一端，第一補償電容Cf1的一端接地。

3.根據權利要求1所述的LDO電路，其特征在于，所述第二補償網絡包括第二補償電阻Rf2和第二補償電容Cf2，第二補償電阻Rf2的一端接輸出功率管MP1的柵極，第二補償電阻Rf2的另一端接第二補償電容Cf2的另一端，第二補償電容Cf2的一端接電源電壓VCC。

4.根據權利要求1所述的LDO電路，其特征在于，所述輸出電壓反饋分壓電阻網絡包括第一輸出電壓反饋分壓電阻R1和第二輸出電壓反饋分壓電阻R2，第一輸出電壓反饋分壓電阻R1的一端接輸出電壓VDD，第一輸出電壓反饋分壓電阻R1的另一端接第二輸出電壓反饋分壓電阻R2的另一端；第二輸出電壓反饋分壓電阻R2的一端接地。

5.根據權利要求1所述的LDO電路，其特征在于，所述反饋電壓放大器AMP包括第五PMOS管MP5、第六PMOS管MP6、第四電流鏡NMOS管MN4、第五電流鏡NMOS管MN5和源隨PMOS管MP7，輸出反饋電阻分壓電壓VFB接第五PMOS管MP5的柵極，基準電壓VREF接第六PMOS管MP6的柵極，第五PMOS管MP5和第六PMOS管MP6的源極連一起后接電流源I5的一端，電流源I5的另一端接輸出電壓VDD或者電源電壓VCC；第六PMOS管MP6的漏極接第五電流鏡NMOS管MN5的漏極，第五PMOS管MP5的漏極接第四電流鏡NMOS管MN4的漏極；NMOS管MN5的柵極和漏極短接后連接到第四電流鏡NMOS管MN4的柵極；源隨PMOS管MP7的柵極接第四電流鏡NMOS管MN4和第五PMOS管MP5的連接點，源隨PMOS管MP7的漏極接地，源隨PMOS管MP7的源極接電流源I4和輸出電壓低沖控制管MP2柵極的連接點；電流源I4的一端接輸出電壓VDD，另一端接輸出電壓低沖控制管MP2的柵極和源隨PMOS管MP7源極的連接點；輸出電壓低沖控制管MP2的柵極接源隨PMOS管MP7和電流源I4的連接點，輸出電壓低沖控制管MP2的源極接輸出電壓VDD，輸出電壓低沖控制管MP2的漏極接輸出功率管MP1的柵極和輸出電壓過沖控制管MN1的柵極連接點；第一補償網絡的一端接第四電流鏡NMOS管MN4和第五PMOS管MP5的連接點，第一補償網絡的另一端接地。