[實用新型]可控硅結構

有效

• 申請號: 202022145791.0
• 申請日: 2020-09-25
• 公開（公告）號: CN212725318U
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 劉宗賀;吳沛東
• 申請（專利權）人: 深圳長晶微電子有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/06;H01L29/74
• 代理公司: 深圳市宏德雨知識產權代理事務所(普通合伙) 44526
• 代理人: 李捷

1.一種可控硅結構，其特征在于，包括：

N型襯底；

背面P型摻雜，設置在所述N型襯底一端；

P型穿通環，位于所述N型襯底四周，一端接觸所述背面P型摻雜，用于將背面P型摻雜與N型襯底所形成的PN結引到表面；

正面P型摻雜，設置在所述N型襯底遠離背面P型摻雜一端，覆蓋在N型襯底上，覆蓋在P型穿通環上；

隔離槽，呈環狀，一端露出所述正面P型摻雜，另一端穿過正面P型摻雜，沉入N型襯底中；

N型摻雜區，設置在所述正面P型摻雜上，外側被所述正面P型摻雜包裹，一端露出正面P型摻雜，另一端沉入正面P型摻雜中；

表面結構，包括鈍化層、第一金屬電極和第二金屬電極，設置在所述正面P型摻雜遠離N型襯底的一端，用于芯片鈍化以及封裝焊接；

第三金屬電極，覆蓋在所述背面P型摻雜上遠離表面結構一側，用于封裝可控硅陽極電極焊接導電。

2.根據權利要求1所述的可控硅結構，其特征在于，所述N型摻雜區，所述N型摻雜區邊緣設置有缺口，所述缺口用于露出所述正面P型摻雜。

3.根據權利要求2所述的可控硅結構，其特征在于，所述鈍化層設置在所述正面P型摻雜遠離N型襯底的一端，位于所述隔離槽兩側，所述鈍化層接觸正面P型摻雜和N型摻雜區，用于保護N型摻雜區和正面P型摻雜所形成的PN結，用于可控硅陰極K與門極G之間的鈍化隔離，中部設置有第一通孔和第二通孔，所述第一通孔位于N型摻雜區上，用于露出N型摻雜區，所述第二通孔靠近所述缺口，用于露出正面P型摻雜；

所述第一金屬電極設置在所述隔離槽內側，用于封裝可控硅陰極電極焊接導電，包括第一接電極和第一連接部，所述第一連接部凸出所述第一接電極連接在第一通孔內，第一連接部接觸所述N型摻雜區，所述第二金屬電極與正面P型摻雜之間通過第二鈍化層隔離；

所述第二金屬電極設置在所述正面P型摻雜區沿所述缺口露出位置，用于可控硅封裝門極電極焊接導電，包括第二接電極和第二連接部，所述第二連接部凸出所述第二接電極連接在第二通孔內，第二連接部接觸所述正面P型摻雜。

4.根據權利要求3所述的可控硅結構，其特征在于，所述N型摻雜區上設置有多個短路孔，所述短路孔一端接觸所述第一金屬電極，另一端接觸所述正面P型摻雜，短路孔內設置有P+摻雜區。

5.根據權利要求4所述的可控硅結構，其特征在于，距離所述缺口越遠的短路孔的橫截面面積越大。

6.根據權利要求4所述的可控硅結構，其特征在于，距離所述缺口位置越遠的短路孔之間的間距越小。

7.根據權利要求3所述的可控硅結構，其特征在于，所述第一金屬電極和第二金屬電極之間有間隙。

8.根據權利要求1所述的可控硅結構，其特征在于，所述背面P型摻雜和所述N型襯底接觸處形成第一PN結，所述正面P型摻雜和N型襯底接觸處形成第二PN結。

9.根據權利要求8所述的可控硅結構，其特征在于，所述第一PN結和第二PN結之間有間隙。

10.根據權利要求1所述的可控硅結構，其特征在于，所述N型摻雜區的厚度小于所述正面P型摻雜的厚度，N型摻雜區露出正面P型摻雜的一端與正面P型摻雜表面平齊，N型摻雜區與所述正面P型摻雜之間存在間隙。