[實用新型]一種具有關斷功能光控升壓電路

有效

• 申請號: 202021574117.8
• 申請日: 2020-07-31
• 公開（公告）號: CN212992001U
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 陳長興;班福奎;楊義凱
• 申請（專利權）人: 上海裕芯電子科技有限公司
• 主分類號: H02J7/00
• 分類號: H02J7/00;H02H7/18;H02M3/158;H02M1/092;H02J7/35
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陶金龍

1.一種具有關斷功能光控升壓電路，其特征在于，包括芯片內部電路和外圍電路；所述外圍電路包括電感L、太陽能板solar、輸入電感L及輸出電容Cout；芯片內部電路包括升壓電路、太陽能充電控制電路、使能電路及供電切換電路；所述太陽能板solar連接在引腳SOL和接地端GND之間，所述輸入電感L連接在引腳BAT和接地端GND之間，所述輸入電感L連接在引腳BAT和引腳LX之間，所述輸出電容Cout連接在電源VDD和接地端GND之間；其中，所述引腳BAT的信號及引腳SOL的信號經所述太陽能充電控制電路產生使能信號EN1，所述引腳LX信號、使能信號EN1經所述升壓電路產生內部供電引腳vdd1輸出信號并供給供電切換電路，所述使能信號EN1、內部供電引腳vdd1輸出信號及所述接地端GND信號經所述供電切換電路產生輸出所述電源VDD信號；所述使能電路的輸入端接收引腳EN接收的信號，輸出使能信號EN2，

所述引腳LX的信號、使能信號EN1及使能信號EN2經所述升壓電路產生所述內部供電引腳vdd1信號并供給供電切換電路，以輸出所述電源VDD的電壓或所述接地端GND的電壓；在所述升壓電路正常工作且無光控情況下，其輸出所述電源VDD與內部供電引腳vdd1的電壓相同，當光控充電時或使能關斷時，其輸出所述電源VDD與所述接地端GND的電壓相同。

2.根據權利要求1所述的具有關斷功能光控升壓電路，其特征在于，所述的供電切換電路包括第一開關key1、第二開關key2、或非門和反向器；所述或非門的兩個輸入端分別接所述使能信號EN1和使能信號EN2，所述第一開關key1連接在所述內部供電引腳vdd1及所述電源VDD信號之間，所述第二開關key2連接在所述接地端GND信號及所述電源VDD信號之間；所述或非門控制所述第一開關key1的導通，所述反向器控制所述第一開關key2的導通，當所述使能信號EN1和使能信號EN2關斷時，輸出VDD切換為所述接地端GND信號。

3.根據權利要求1所述的具有關斷功能光控升壓電路，其特征在于，還包括電池低電量關斷電路，所述的電池低電量關斷電路接收所述引腳BAT信號產生控制信號CTL，當所述引腳BAT的信號顯示電池電量不足時，所述的供電切換電路產生關斷信號；其中，所述引腳LX的信號、使能信號EN1、所述控制信號CTL經所述升壓電路產生所述內部供電引腳vdd1信號并供給供電切換電路，以輸出所述電源VDD信號。

4.根據權利要求3所述的具有關斷功能光控升壓電路，其特征在于，所述電池低電量關斷電路包括電阻R8、電阻R9、電阻R10、電阻R11、MOS晶體管3、MOS晶體管4和施密特觸發器，所述電阻R8、電阻R9和電阻R10依次串接在所述引腳BAT和所述接地端GND之間，所述電阻R11連接在所述內部供電引腳vdd1及所述施密特觸發器的輸入端；所述MOS晶體管3的柵極與所述電阻R8和電阻R9的連接點相連，漏極接所述施密特觸發器的輸入端，源極接所述接地端GND；所述MOS晶體管4的柵極接所述施密特觸發器的輸出端，所述MOS晶體管4的漏極與所述電阻R9和電阻R10的連接點相連，所述MOS晶體管4的源極接所述接地端GND；所述施密特觸發器的輸出端輸出所述控制信號CTL。

5.根據權利要求4所述的具有關斷功能光控升壓電路，其特征在于，所述MOS晶體管3和所述MOS晶體管4為NMOS晶體管。

6.根據權利要求1所述的具有關斷功能光控升壓電路，其特征在于，所述升壓電路包括電阻R1、電阻R2、電阻R3、運算放大器和MOS晶體管MN0，所述電阻R1、電阻R2和電阻R3依次串接在所述引腳BAT和所述接地端GND之間，所述運算放大器的正極接所述引腳SOL，所述運算放大器的負極與所述電阻R1和電阻R2的連接點相連，所述MOS晶體管MN0的漏極與所述電阻R2和電阻R3的連接點相連，所述MOS晶體管MN0的源極接所述接地端GND；所述MOS晶體管MN0的柵極接所述運算放大器的輸出端；所述運算放大器的輸出端輸出所述使能信號EN1。

7.根據權利要求1所述的具有關斷功能光控升壓電路，其特征在于，所述太陽能充電控制電路包括電阻R4、電阻R5、運算放大器和MOS晶體管MP0，所述電阻R4和電阻R5依次串接在所述引腳SOL和所述接地端GND之間，所述運算放大器的正極接所述引腳BAT，所述運算放大器的負極接與所述電阻R4和電阻R5的連接點相連，所述MOS晶體管MP0的漏極與引腳SOL相連，所述MOS晶體管MP0的源極接所述引腳BAT；所述MOS晶體管MP0的柵極接所述運算放大器的輸出端。