[實用新型]混合驅(qū)動器有效
| 申請?zhí)枺?/td> | 202021199141.8 | 申請日: | 2020-06-24 |
| 公開(公告)號: | CN212969590U | 公開(公告)日: | 2021-04-13 |
| 發(fā)明(設(shè)計)人: | S·M·I·里茲維;M·加格 | 申請(專利權(quán))人: | 意法半導(dǎo)體國際有限公司 |
| 主分類號: | H03K3/023 | 分類號: | H03K3/023;H03K3/027;H03K3/012 |
| 代理公司: | 北京市金杜律師事務(wù)所 11256 | 代理人: | 董莘 |
| 地址: | 瑞士*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 混合 驅(qū)動器 | ||
本申請的實施例涉及一種混合驅(qū)動器。該混合驅(qū)動器接收互補(bǔ)的高速輸入數(shù)據(jù)信號和成對的低速輸入數(shù)據(jù)信號、選擇成對的輸入數(shù)據(jù)信號中的一對輸入數(shù)據(jù)信號、并基于所選擇的一對輸入數(shù)據(jù)信號來驅(qū)動第一輸出節(jié)點和第二輸出節(jié)點上的輸出數(shù)據(jù)信號。混合驅(qū)動器包括分別耦合到第一輸出節(jié)點和第二輸出節(jié)點的第一驅(qū)動器電路和第二驅(qū)動器電路。每個驅(qū)動器電路包括耦合在第一供電電壓節(jié)點和參考電壓節(jié)點之間的第一串聯(lián)晶體管和第二串聯(lián)晶體管,其中第一串聯(lián)晶體管和第二串聯(lián)晶體管的互連耦合到對應(yīng)的第一輸出節(jié)點或第二輸出節(jié)點。每個第一驅(qū)動器電路和第二驅(qū)動器電路包括與對應(yīng)的第一晶體管并聯(lián)耦合的第三晶體管。響應(yīng)于對應(yīng)的低速輸入數(shù)據(jù)信號每個第一晶體管和第三晶體管將對應(yīng)的輸出節(jié)點并聯(lián)耦合到第二供電電壓節(jié)點。
技術(shù)領(lǐng)域
本申請總體上針對輸出驅(qū)動器,更具體地,針對具有減小的輸出焊盤電容的、用于提供低速信號和高速差分信號的混合發(fā)射器或驅(qū)動器。
背景技術(shù)
常規(guī)的混合驅(qū)動器包括高速差分信令電路,用于在高速操作模式下提供高速差分信號,諸如可縮放低壓信號(SLVS)。在成對的輸出焊盤上提供這些高速差分信號。混合驅(qū)動器還包括耦合這些輸出焊盤的低速信令電路系統(tǒng)。在低速操作模式下,低速信令電路系統(tǒng)在輸出焊盤上提供低速信號,諸如低壓互補(bǔ)金屬氧化物半導(dǎo)體(LVCMOS)信號。在多種通信標(biāo)準(zhǔn)下需要提供該類型的雙信令功能的混合驅(qū)動器,多種通信標(biāo)準(zhǔn)諸如是嵌入式通用串行總線(eUSB)規(guī)范或標(biāo)準(zhǔn),其要求驅(qū)動器提供低速低壓信號(諸如LVCMOS信號)和高速差分信號(諸如SLVS信號)。因此,驅(qū)動器必須包括并聯(lián)耦合的LVCMOS電路系統(tǒng)和SLVS電路系統(tǒng),以在高速操作模式和低速操作模式下驅(qū)動輸出焊盤。并聯(lián)耦合到輸出焊盤的SLVS電路系統(tǒng)和LVCMOS電路系統(tǒng)的這種組合增加了這些輸出焊盤中的每個輸出焊盤的電容,這在高速操作模式下對混合驅(qū)動器100的性能產(chǎn)生不利影響,因為SLVS電路系統(tǒng)對輸出焊盤電容的變化非常敏感。相應(yīng)地,存在改進(jìn)混合驅(qū)動器的需求。
實用新型內(nèi)容
鑒于上述問題,本實用新型的實施例旨在解決或緩解上述問題的至少一部分。
在一個實施例中,提供了一種混合驅(qū)動器,包括:高速差分驅(qū)動器電路,包括耦合在第一供電電壓節(jié)點和第一輸出節(jié)點之間的第一晶體管、以及耦合在所述第一輸出節(jié)點和參考電壓節(jié)點之間的第二晶體管;低速驅(qū)動器電路,包括與所述第一晶體管并聯(lián)耦合的第三晶體管;以及邏輯電路,耦合到所述高速差分驅(qū)動器電路和所述低速驅(qū)動器電路,所述邏輯電路被配置為接收第一高速差分輸入信號和第二高速差分輸入信號、第一低速輸入信號、以及具有指示高速操作模式或低速操作模式的值的模式選擇信號;并且所述邏輯電路被配置為響應(yīng)于指示所述高速操作模式的所述模式選擇信號而生成控制信號,所述控制信號響應(yīng)于所述第一高速差分輸入信號和所述第二高速差分輸入信號而激活和停用所述第一晶體管和所述第二晶體管、并且停用所述第三晶體管;并且所述邏輯電路被配置為響應(yīng)于指示所述低速操作模式的所述模式選擇信號而生成控制信號,以響應(yīng)于具有第一值的所述低速輸入信號來激活所述第二晶體管、并且以響應(yīng)于具有第二值的所述低速輸入信號來激活所述第一晶體管和所述第三晶體管。
在另一實施例中,提供了一種混合驅(qū)動器,其被配置為接收成對的高速差分輸入數(shù)據(jù)信號和成對的低速輸入數(shù)據(jù)信號,并且被配置為選擇成對的輸入數(shù)據(jù)信號中的一對輸入數(shù)據(jù)信號并基于所選擇的所述一對輸入數(shù)據(jù)信號來驅(qū)動第一輸出節(jié)點和第二輸出節(jié)點上的輸出數(shù)據(jù)信號,所述混合驅(qū)動器包括分別耦合到所述第一輸出節(jié)點和所述第二輸出節(jié)點的第一驅(qū)動器電路和第二驅(qū)動器電路,所述第一驅(qū)動器電路和所述第二驅(qū)動器電路中的每個驅(qū)動器電路包括耦合在供電電壓節(jié)點和參考電壓節(jié)點之間的第一串聯(lián)晶體管和第二串聯(lián)晶體管,所述第一串聯(lián)晶體管和所述第二串聯(lián)晶體管的互連耦合到對應(yīng)的所述第一輸出節(jié)點或所述第二輸出節(jié)點,并且所述第一驅(qū)動器電路和所述第二驅(qū)動器電路中的每個驅(qū)動器電路包括與所述第一晶體管并聯(lián)耦合的第三晶體管,所述第三晶體管被配置為響應(yīng)于被選擇的所述低速輸入數(shù)據(jù)信號和對應(yīng)的所述低速數(shù)據(jù)信號的值,將與對應(yīng)的所述第一晶體管并聯(lián)的對應(yīng)的所述第一輸出節(jié)點或所述第二輸出節(jié)點耦合到第二供電電壓節(jié)點。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導(dǎo)體國際有限公司,未經(jīng)意法半導(dǎo)體國際有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202021199141.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





