[實用新型]一種原型驗證平臺的電路結構

有效

• 申請號: 202021001903.9
• 申請日: 2020-06-03
• 公開（公告）號: CN212112481U
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 張文沛;宋潤平;劉斌;李青松
• 申請（專利權）人: 成都卓源網絡科技有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/398
• 代理公司: 成都科奧專利事務所(普通合伙) 51101
• 代理人: 蘇亞超

1.一種原型驗證平臺的電路結構，其特征在于，包括FPGA電路、DSP電路、時鐘電路、復位電路、電源電路、FMC接口、VPX接口和面板調試接口；

所述FPGA電路包括第一FPGA芯片、第二FPGA芯片和SRI0總線交換芯片，所述第一FPGA芯片分別通過第二FPGA芯片和SRI0總線交換芯片與所述DSP電路連接；所述時鐘電路、復位電路和電源電路均分別與FPGA電路和DSP電路連接；

所述FMC接口包括第一FMC接口、第二FMC接口和第三FMC接口，所述VPX接口包括第一VPX接口、第二VPX接口、第三VPX接口、第四VPX接口和第五VPX接口；

所述第一FPGA芯片分別與所述第一FMC接口、第二FMC接口、第三FMC接口、第一VPX接口、第二VPX接口、第三VPX接口和第四VPX接口連接；所述SRI0總線交換芯片分別與第三FMC接口連接、第一VPX接口和第三VPX接口連接，并通過時鐘電路與所述第五VPX接口連接；所述第一FPGA芯片、第二FPGA芯片和DSP電路均與所述面板調試接口連接。

2.根據權利要求1所述的原型驗證平臺的電路結構，其特征在于，在所述FPGA電路中：

所述第一FPGA芯片通過LocalBus總線與所述第二FPGA芯片通過連接；所述第一FPGA芯片通過3路SRI0接口與所述SRI0總線交換芯片通信連接；所述第二FPGA芯片通過EMIFA接口與所述DSP電路通信連接；所述SRI0總線交換芯片通過1路SRI0接口與DSP電路連接；所述第一FPGA芯片還分別與4片DDR3和1片NorFlash連接；

所述第一FPGA芯片擴展出10路SRI0接口和4路LVDS接口均與第一FMC接口連接，所述第一FPGA芯片還擴展出10路SRI0接口和4路LVDS接口與第二FMC接口連接，所述第一FPGA芯片擴展出1路SRI0接口和2路LVDS接口與第一FMC接口連接；所述SRI0總線交換芯片擴展出1路SRI0接口與所述第三FMC接口連接；

所述第一FPGA芯片擴展出2路SRI0接口與第一VPX接口連接，所述第一FPGA芯片擴展出4路SRI0接口與第二VPX接口連接，所述第一FPGA芯片擴展出1路SRI0接口與第三VPX接口連接；所述第一FPGA芯片輸出的12對LVDS信號輸入到第四VPX接口，所述第一FPGA芯片輸出的16位LVCMOS信號均分成兩組分別輸入到第四VPX接口和第三VPX接口，所述第一FPGA接口輸出的8對MLVDS信號輸入到第四VPX接口；所述SRI0總線交換芯片擴展出2兩路SRI0接口與第一VPX接口連接，其擴展出3路SRI0接口與第三VPX接口連接；所述第一FPGA芯片和第二FPGA芯片分別通過一路JTAG接口與面板調試接口連接。

3.根據權利要求2所述的原型驗證平臺的電路結構，其特征在于，所述DSP電路包括DSP芯片；

所述DSP芯片分別與4片DDR3和1片NorFlash連接；所述DSP芯片的UART接口通過RS232接口與面板調試接口連接；所述DSP芯片擴展出2路SGMII接口與所述第四VPX接口連接。