[實用新型]上電延時電路、主板電池電壓檢測電路、服務器主板及CPLD

有效

• 申請號: 202020819311.1
• 申請日: 2020-05-15
• 公開（公告）號: CN211742096U
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 魏澤豐
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F1/26;G06F11/30;G06F11/32
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 徐胭脂

本新型提供一種上電延時電路、主板電池電壓檢測電路、服務器主板及CPLD，均包括延時芯片、P12V_AUX電源、P3V3_AUX電源、多路復用器和VBAT端，其中：VBAT端與第三電阻R3的第一端相連；P12V_AUX電源與第一電阻R1的第一端相連；第一電阻R1的第二端，與多路復用器的BO引腳及第二電阻R2的第一端相連；第三電阻R3的第二端，與多路復用器的B1引腳及第四電阻R4的第一端相連；第四電阻R4及第二電阻R2的第二端均接地；多路復用器的A引腳與延時芯片的VIN引腳相連，延時芯片的CEXT引腳通過第一電容C1接地；延時芯片的ENOUT引腳連有信號輸出線；多路復用器的S引腳連有復用器通道選擇信號輸入線。該方案在不占用服務器BMC的ADC資源的前提下，兼具主板電池電壓檢測功能及延時電路功能。

技術領域

本實用新型涉及服務器領域，具體涉及一種上電延時電路、主板電池電壓檢測電路、服務器主板及CPLD。

背景技術

目前，在通用服務器產品中，主板上基本都會配備一個主板電池(一般為3V的紐扣電池)為南橋芯片供電，從而使服務器一方面能記錄計算機系統的時間，維持系統時鐘的準確性，另一方面還能記錄啟動時要用的硬件信息，即存儲某些BIOS(Basic Input OutputSystem，基本輸入輸出系統)下的配置信息。然而，當電池電量不足時，計算機系統時間會出現偏差，BIOS下的配置信息也會重置為默認設置，因此，在通用服務器產品的主板設計中，往往會設計一個主板電池電壓檢測電路，當電池電壓過低時，用戶可以提前被告知，以便及時更換電池，防止由于電池電量過低出現問題。

實際使用時，服務器對上述主板電池的電壓檢測需求不高，能實現當電壓降低到某一設定值，能通知用戶更換電池即可。具體地，目前在現有的主板設計中，主板電池電壓一般是使用BMC(Baseboard Management Controller，基板管理控制器)的一路ADC(Analog-to-Digital Converter，模擬-數字轉換器)通道進行電壓檢測，BMC的ADC可以以比較高的精度實時的檢測電池電壓，用戶可以隨時獲取主板電池的電壓，以判斷是否需要更換，亦可通過設定閾值當主板電池電壓低于設定閾值時通過告警方式通知用戶。然而目前，隨著主板集成度越來越高，功能越來越復雜，主板的電源越來越多，BMC的ADC資源有限，現有主板電池電壓檢測電路的實現方式占用BMC的ADC資源，不利于主板的那些需要實時監控且精度需求高的電源的電壓檢測。

另外，目前在通用服務器產品的主板中，往往會設計一個上電延時電路用于主板正常上電，該上電延時電路可對主板的上電電壓進行檢測，當檢測到的上電電壓達到上電延時電路中設定的閾值時，上電延時電路會輸出一個時延信號給主板的CPLD(ComplexProgrammable Logic Device，復雜可編程邏輯器件)，當CPLD接收到該時延信號時，會執行下一步時序操作，按既定時序保證主板正常上電。而上電延時電路在推出所述的時延信號之后，后續輸出的電平會被CPLD忽略，不再對主板時序產生任何影響，直至下一次上電。

為此，本實用新型提供上電延時電路一種上電延時電路、主板電池電壓檢測電路、服務器主板及CPLD，用于解決上述問題。

實用新型內容

針對現有技術的上述不足，本實用新型提供上電延時電路一種上電延時電路、主板電池電壓檢測電路、服務器主板及CPLD，用于解決上述問題。

第一方面，本實用新型提供一種上電延時電路，用于服務器主板，該上電延時電路包括延時芯片、P12V_AUX電源及P3V3_AUX電源，該上電延時電路還包括多路復用器和用于接入主板電池電源的VBAT端，其中：

VBAT端與第三電阻R3的第一端相連；

P12V_AUX電源與第一電阻R1的第一端相連；

第一電阻R1的第二端，與多路復用器的BO引腳及第二電阻R2的第一端相連；