[實用新型]基于FPGA的相控陣列天線控制系統

有效

• 申請號: 202020680136.2
• 申請日: 2020-04-28
• 公開（公告）號: CN211826962U
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 朱劼;王正斌;黃燕婷
• 申請（專利權）人: 南京星騰通信技術有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 南京蘇創專利代理事務所(普通合伙) 32273
• 代理人: 張艷

1.一種基于FPGA的相控陣列天線控制系統，其特征在于：包括印制在天線面板上的計算層、執行層和驅動層；

所述天線面板上設置有多個天線通道，每個天線通道上均設置有180°移相器通道、90°移相器通道和45°固定/無級移相器通道；

所述計算層綜合計算出各個天線通道的幅度和相位要求，將每個天線通道的編碼信息和邏輯狀態信息通過RS485總線將串行控制信息送入執行層；

所述執行層接收來自計算層的串行控制信息，將其分頻緩存并輸出外部觸發信號，同步觸發單元將外部觸發信號同步后反饋給FPGA，FPGA根據每個天線通道的編碼信息和邏輯狀態信息以及溫度傳感器送入的工作溫度補償信息對同步更新信號互聯后隨編碼信息輸出，送入驅動層；

所述驅動層分別與天線通道和執行層連接，給天線提供電平，以及實現對天線通道的幅度步進控制和相位步進控制。

2.根據權利要求1所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述計算層包括FPGA、CPU、GPU和RAM，實現波束成形的算法控制、運動規劃及插補、IO信號分發、慣導信號處理；

所述RAM分別與FPGA和CPU/GPU連接，給FPGA和CPU/GPU提供共享內存；

所述FPGA通過RS485總線連接執行層；

所述FPGA還設置有SPI接口和JTAG接口，SPI接口為板間數字模塊通信口，JTAG接口為程序下載口。

3.根據權利要求2所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述計算層還設置有USB接口、UART接口、GPIO接口、SPI接口、HPMI接口和AUDIO接口，所述USB接口、UART接口、GPIO接口、SPI接口、HPMI接口和AUDIO接口均同時連接CPU和GPU。

4.根據權利要求2所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述CPU/GPU分別由若干個CPU/GPU串并聯組裝而成。

5.根據權利要求2所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述執行層包括FPGA，所述FPGA通過485轉換器連接來自計算層的485總線，接收計算層的指令，

所述FPGA連接ARM、UART接口、Ethernet接口、兩個IO接口和三個SPI接口，所述FPGA負責邏輯控制，ARM負責程序存儲和加載控制， UART接口用以接收狀態指令，Ethernet接口用于實現控制程序升級，兩個所述IO接口和一個SPI接口與驅動層連接，另一個SPI接口用于實現外部指令接入控制，便于實現相控陣的人工干預。

6.根據權利要求5所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述執行層的ARM的型號選用STM32，所述ARM內置存儲器，同時設置有擴展接口。

7.根據權利要求5所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述執行層的FPGA還連接有ADC接口、VGA接口，ADC接口用于連接傳感器使用；VGA接口用于連接顯示器使用。

8.根據權利要求1所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述驅動層分別與天線通道和執行層連接，包括驅動電路模塊和TR組件模塊，所述驅動電路模塊包括相互連接的驅動單元和IO接口， 驅動電路模塊的IO接口與執行層的一個IO接口連接，驅動單元與天線面板上的每個天線通道的180°移相器通道、90°移相器通道和45°固定/無級移相器通道連接，給其提供電平；

所述TR組件模塊根據需要設置若干個并行的TX組件、RX組件或TR組件，每個所述TX組件、RX組件或TR組件均包括順次串聯的低噪聲放大器、移相器、VGA可變增益放大器、數控衰減器和射頻接口，每個TX組件、RX組件或TR組件內的低噪聲放大器、移相器、VGA可變增益放大器、數控衰減器同時通過一個SPI接口與執行層的一個SPI接口連接，

每個所述TX組件、RX組件或TR組件還分別與天線面板上的若干個天線通道連接。

9.根據權利要求8所述的基于FPGA的相控陣列天線控制系統，其特征在于：所述驅動層還設置有溫度傳感器和電壓傳感器，所述溫度傳感器/電壓傳感器通過各自的ADC采樣模塊連接IO接口，所述IO接口連接執行層的另一個IO接口，執行層的IO接口接收驅動層的溫度傳感器信號，根據天線通道的工作溫度，做溫度相位補償措施。