[實(shí)用新型]采樣存儲(chǔ)寬帶射頻信號(hào)產(chǎn)生器

有效

• 申請(qǐng)?zhí)枺?/td>: 202020468779.0
• 申請(qǐng)日: 2020-04-02
• 公開(kāi)（公告）號(hào): CN212229634U
• 公開(kāi)（公告）日: 2020-12-25
• 發(fā)明（設(shè)計(jì)）人: 鐘友軍;鐘聲;占文生;周經(jīng)文;高潔
• 申請(qǐng)（專利權(quán)）人: 安徽中際國(guó)安信息技術(shù)有限公司
• 主分類號(hào): G06F30/20
• 分類號(hào): G06F30/20;G05B19/042;G06F30/30;G06F30/36;H04L27/34
• 代理公司: 上海精晟知識(shí)產(chǎn)權(quán)代理有限公司 31253
• 代理人: 孫永智

本實(shí)用新型公開(kāi)了采樣存儲(chǔ)寬帶射頻信號(hào)產(chǎn)生器，涉及無(wú)線電設(shè)備技術(shù)領(lǐng)域。本實(shí)用新型中：DDR3存儲(chǔ)電路用于將存儲(chǔ)在CF/SD卡的數(shù)據(jù)或通過(guò)以太網(wǎng)/WiFi接口電路傳輸來(lái)的數(shù)據(jù)轉(zhuǎn)存過(guò)來(lái)；FPGA芯片還通過(guò)以太網(wǎng)/WiFi接口電路或CF/SD接口模塊接收MATLAB仿真數(shù)據(jù)；在FPGA芯片內(nèi)實(shí)現(xiàn)將來(lái)自DDR3的基帶數(shù)據(jù)變換后傳輸至高速DAC芯片；在高速DAC芯片將基帶數(shù)據(jù)波形調(diào)制到某一中頻輸出信號(hào)后再輸出至I/Q正交調(diào)制器變成射頻輸出信號(hào)。本實(shí)用新型通過(guò)增加SD/CF接口電路以及DDR3存儲(chǔ)電路，使之既支持由MATLAB仿真產(chǎn)生的任意技術(shù)體制、調(diào)制樣式、特征參數(shù)的眾多目標(biāo)信號(hào)波形的模擬產(chǎn)生，又支持將某些場(chǎng)景下由射頻接收采樣設(shè)備采樣存儲(chǔ)的電子目標(biāo)信號(hào)波形真實(shí)再現(xiàn)。

技術(shù)領(lǐng)域

本實(shí)用新型屬于技無(wú)線電設(shè)備術(shù)領(lǐng)域，特別是涉及采樣存儲(chǔ)寬帶射頻信號(hào)產(chǎn)生器。

背景技術(shù)

無(wú)線電工程技術(shù)涉及到各種無(wú)線電收發(fā)設(shè)備技術(shù)，其中射頻收發(fā)信道是其核心。典型的無(wú)線電發(fā)射設(shè)備是由基帶信號(hào)產(chǎn)生單元、上變頻單元、頻率綜合源單元及射頻功率放大單元、發(fā)射天線等部分組成。現(xiàn)代基帶信號(hào)產(chǎn)生單元通常是采用高性能FPGA和高速DAC為核心的軟件無(wú)線電(SDR) 架構(gòu)，通過(guò)對(duì)FPGA和DAC的軟件編程激勵(lì)產(chǎn)生某一指定信號(hào)技術(shù)體制、調(diào)制樣式、特征參數(shù)的基帶信號(hào)波形。如果要在一個(gè)基帶信號(hào)產(chǎn)生單元上編程產(chǎn)生眾多不同種類信號(hào)技術(shù)體制、調(diào)制樣式、特征參數(shù)的基帶信號(hào)波形，勢(shì)必對(duì)FPGA的硬件資源有很高的要求，同時(shí)對(duì)FPGA的嵌入式軟件編程帶來(lái)很大的復(fù)雜性。另外某些時(shí)候要再現(xiàn)某一地域的空間復(fù)雜電磁信號(hào)環(huán)境，或者模擬再現(xiàn)某一個(gè)電子目標(biāo)復(fù)雜的動(dòng)態(tài)工作過(guò)程，僅僅通過(guò)對(duì)FPGA的嵌入式軟件編程無(wú)法真實(shí)模擬再現(xiàn)。這兩個(gè)問(wèn)題都是擺在復(fù)雜電磁信號(hào)環(huán)境模擬系統(tǒng)研制過(guò)程中需要解決的難題，即要求用于復(fù)雜電磁信號(hào)環(huán)境模擬系統(tǒng)中的寬帶射頻信號(hào)產(chǎn)生器，既能夠模擬產(chǎn)生任意技術(shù)體制、調(diào)制樣式、特征參數(shù)的眾多目標(biāo)信號(hào)，又能夠真實(shí)再現(xiàn)某些場(chǎng)景中存在的若干電子目標(biāo)射頻信號(hào)的復(fù)雜工作過(guò)程(空間真實(shí)存在的各種重要電子目標(biāo)復(fù)雜時(shí)變的射頻信號(hào)波形)。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供采樣存儲(chǔ)寬帶射頻信號(hào)產(chǎn)生器，通過(guò)FPGA 芯片和高速DAC芯片為核心構(gòu)成基于軟件無(wú)線電架構(gòu)的典型寬帶射頻信號(hào)產(chǎn)生器，在此基礎(chǔ)上增加以太網(wǎng)/WiFi接口電路、SD/CF接口電路以及DDR3 存儲(chǔ)電路，使之既支持由MATLAB仿真產(chǎn)生的任意技術(shù)體制、調(diào)制樣式、特征參數(shù)的眾多目標(biāo)信號(hào)數(shù)據(jù)波形的模擬產(chǎn)生，又支持將某些實(shí)際應(yīng)用場(chǎng)景下由射頻接收采樣設(shè)備采樣存儲(chǔ)的空間真實(shí)存在的重要電子目標(biāo)的信號(hào)波形數(shù)據(jù)真實(shí)再現(xiàn)為空間射頻信號(hào)，保證了對(duì)復(fù)雜電磁信號(hào)環(huán)境模擬的復(fù)雜度和真實(shí)性兩個(gè)要素的實(shí)現(xiàn)。

為解決上述技術(shù)問(wèn)題，本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：

本實(shí)用新型為采樣存儲(chǔ)寬帶射頻信號(hào)產(chǎn)生器，主體部分包括FPGA芯片、高速DAC芯片、I/Q正交調(diào)制器、太網(wǎng)/WiFi接口電路、CF/SD接口、大容量DDR3存儲(chǔ)電路、DC-DC電源組件和高速時(shí)鐘組件等。

所述FPGA芯片的數(shù)據(jù)輸出口分別與兩個(gè)高速DAC芯片電性能連接；