[實用新型]一種高壓PMOS驅動電路

有效

• 申請號: 202020403488.3
• 申請日: 2020-03-26
• 公開（公告）號: CN211239824U
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 唐盛斌
• 申請（專利權）人: 蘇州源特半導體科技有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/003;H03K19/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高壓PMOS驅動電路，包括脈沖式電位平移電路、鎖存器、緩沖器，其特征在于：還包括鉗位器，脈沖式電位平移電路接收低端邏輯信號，產生高端電壓差信號并傳輸給鎖存器；鎖存器將高端電壓差信號轉換為高端邏輯電平，并且通過正反饋鎖定該高端邏輯電平電壓；緩沖器接收鎖存器提供的高端邏輯電平，產生高端驅動電壓作為高壓PMOS驅動電路的輸出，控制高壓PMOS管的開通和關斷；鉗位器的輸出端為鎖存器和緩沖器的提供負端電壓，使鎖存器和緩沖器工作在安全區。

2.一種高壓PMOS驅動電路，包括緩沖器，其特征在于：還包括雙層式電位平移電路和鉗位器，雙層式電位平移電路接收低端邏輯信號和鉗位器提供的偏置電壓，輸出高端邏輯電平給緩沖器，緩沖器產生高端驅動電壓作為高壓PMOS驅動電路的輸出，控制高壓PMOS管的開通和關斷；鉗位器的輸出端為緩沖器提供負端電壓，使緩沖器工作在安全區，并且鉗位器為雙層式電位平移電路提供偏置電壓。

3.根據權利要求1或2所述的一種高壓PMOS驅動電路，其特征在于：所述的鉗位器包括PMOS鉗位管和偏置電壓產生電路，偏置電壓產生電路的輸出端輸出偏置電壓給PMOS鉗位管的柵極，PMOS鉗位管的源極作為鉗位器的輸出端，PMOS鉗位管的漏極接地。

4.根據權利要求3所述的一種高壓PMOS驅動電路，其特征在于：所述的偏置電壓產生電路包括齊納管(D0)和第一電阻(R0)，齊納管(D0)的陰極連接輸入電源正端，齊納管(D0)的陽極連接第一電阻(R0)的一端，第一電阻(R0)的另一端與輸入電源負端連接，齊納管(D0)和第一電阻(R0)的串聯節點作為偏置電壓產生電路的輸出端。

5.根據權利要求3所述的一種高壓PMOS驅動電路，其特征在于：所述的偏置電壓產生電路包括第二電阻(R1)、第三電阻(R2)和第一三極管(Q1)，第三電阻(R2)的一端連接輸入電源正端，第三電阻(R2)的另一端連接第一三極管(Q1)的集電極，第一三極管(Q1)的發射極連接第二電阻(R1)的一端，第二電阻(R1)的另一端與輸入電源負端連接；第一三極管(Q1)的基極連接參考電壓Vref；第三電阻(R2)與第一三極管(Q1)的集電極的連接點作為偏置電壓產生電路的輸出端。

6.根據權利要求5所述的一種高壓PMOS驅動電路，其特征在于：所述的偏置電壓產生電路包括電壓比較器，參考電壓Vref連接到電壓比較器的正輸入端，電壓比較器的負輸入端連接第一三極管(Q1)的發射極，電壓比較器的輸出端連接第一三極管(Q1)的基極。

7.根據權利要求2所述的一種高壓PMOS驅動電路，其特征在于：所述的雙層式電位平移電路包括第一PMOS負載晶體管(PM1)、第二PMOS負載晶體管(PM2)、第一PMOS鉗位晶體管(PMA_clamp)、第二PMOS鉗位晶體管(PMB_clamp)、第一NMOS控制晶體管(NM1)、第二NMOS控制晶體管(NM2)、第一非門(Not6)，第一PMOS負載晶體管(PM1)的漏極、第二PMOS負載晶體管(PM2)的柵極、第一PMOS鉗位晶體管(PMA_clamp)的源極連接；第二PMOS負載晶體管(PM2)的漏極、第一PMOS負載晶體管(PM1)的柵極、第二PMOS鉗位晶體管(PMB_clamp)的源極連接；第一PMOS鉗位晶體管(PMA_clamp)的漏極與第一NMOS控制晶體管(NM1)的漏極連接；第二PMOS鉗位晶體管(PMB_clamp)的漏極與第二NMOS控制晶體管(NM2)的漏極連接；第一NMOS控制晶體管(NM1)的源極和第二NMOS控制晶體管(NM2)的源極輸入電源負端，第一NMOS控制晶體管(NM1)的柵極通過第一非門(Not6)連接第二NMOS控制晶體管(NM2)的柵極；第一PMOS負載晶體管(PM1)的源極和第二PMOS負載晶體管(PM2)的源極連接輸入電源正端；第二PMOS負載晶體管(PM2)的漏極作為所述的雙層式電位平移電路的輸出端。