[實用新型]一種VPX總線雙冗余DBF處理模塊

有效

• 申請號: 202020349080.2
• 申請日: 2020-03-19
• 公開（公告）號: CN212009563U
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 張韜;蔣志焱;周小龍
• 申請（專利權）人: 江蘇華創微系統有限公司;中國電子科技集團公司第十四研究所
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/40;G01S7/02
• 代理公司: 北京盛凡智榮知識產權代理有限公司 11616
• 代理人: 李朦

1.一種VPX總線雙冗余DBF處理模塊，其特征在于：包括印制板、散熱蓋板、面板、DBF處理單元、以太網接口、復位按鈕、LED信號燈、高速高密度電連接器和插拔器，所述DBF處理單元設于印制板上，所述散熱蓋板與印制板相連，所述以太網接口設于印制板上，所述復位按鈕設于印制板上，所述LED信號燈設于印制板上，所述高速高密度電連接器設于印制板上，所述面板扣合設于印制板上，所述印制板、散熱蓋板和面板通過插拔器相連；所述DBF處理單元包括電源、華睿DBF芯片、存儲flash芯片、OBC FPGA芯片、網絡交換芯片和獨立時鐘模塊，所述電源設于印制板上，所述華睿DBF芯片設于印制板上，所述存儲flash芯片設于印制板上，所述網絡交換芯片設于印制板上，所述獨立時鐘模塊設于印制板上，所述DBF處理單元設有兩組分別為主DBF處理單元和備DBF處理單元。

2.根據權利要求1所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述電源包括12片電源模塊，所述電源的輸入電壓分別為+12V_A、+12V_B，所述電源的輸出電壓分別為：3.3V、2.5V、1.8V、1.5V、1.4V、1.2V、1.0V、0.9V、1.8VA、0.9VA、1.2VA、1.0VA。

3.根據權利要求2所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述華睿DBF芯片為數字波束形成的處理核心。

4.根據權利要求3所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述華睿DBF芯片對外提供72路主通道Serdes RX接口；提供12路主通道Serdes TX接口，以及6路輔助通道Serdes TX接口。

5.根據權利要求4所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述網絡交換芯片與華睿DBF芯片的SGMII接口、高速高密度電連接器后出的SGMII接口、OBC FPGA芯片的RGMII通道轉換來的SGMII接口和以太網接口相連。

6.根據權利要求5所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述OBC FPGA芯片實現板級控制管理與監測，并提供I2C接口用于系統監測功能。

7.根據權利要求6所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述高速高密度電連接器包括P0-P6，P0提供模塊主DBF處理單元和備DBF處理單元+12V輸入電源、兩路監控I2C接口、機箱號、SYS_RST#信號，P1-P6均為差分連接器，P1提供主DBF處理單元和備DBF處理單元各6路輔助RocketIO輸出和主DBF處理單元和備DBF處理單元各6路數字波束形成RocketIO輸出，P2提供備DBF處理單元的28路RocketIO輸入、主DBF處理單元和備DBF處理單元各1路SGMII接口，P3提供備DBF處理單元的32路RocketIO輸入，P4提供備DBF處理單元的12路RocketIO輸入、主DBF處理單元的8路RocketIO輸入、主DBF處理單元和備DBF處理單元各6路數字波束形成RocketIO輸出，P5提供主DBF處理單元的32路RocketIO輸入、主DBF處理單元和備DBF處理單元各4位雙向GPIO，P6提供主DBF處理單元的32路RocketIO輸入、機箱ID和電源使能信號。

8.根據權利要求7所述的一種VPX總線雙冗余DBF處理模塊，其特征在于：所述獨立時鐘模塊包括晶振和時鐘驅動器，所述晶振和時鐘驅動器設于印制板上。