[實用新型]一種基于FPGA的多通道同步數據采集電路有效
| 申請號： | 202020292831.1 | 申請日： | 2020-03-11 |
| 公開（公告）號： | CN211857231U | 公開（公告）日： | 2020-11-03 |
| 發明（設計）人： | 楊慶德;項忠棟 | 申請（專利權）人： | 杭州歐賁科技有限公司 |
| 主分類號： | G05B19/042 | 分類號： | G05B19/042 |
| 代理公司： | 北京聯瑞聯豐知識產權代理事務所(普通合伙) 11411 | 代理人： | 張學府 |
| 地址： | 311200 浙*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga 通道 同步 數據 采集 電路 | ||
1.一種基于FPGA的多通道同步數據采集電路，其特征在于：包括FPGA芯片和多個ADC芯片，所述ADC芯片具有模擬量輸入管腳、數據輸出管腳、時鐘信號管腳和片選管腳，所述模擬量輸入管腳用于采集模擬量數據，多個所述ADC芯片的所述數據輸出管腳電連接至所述FPGA芯片的I/O管腳；多個所述ADC芯片的時鐘信號管腳和片選管腳均與所述FPGA芯片的片選信號輸出端口和時鐘信號輸出端口電連接；
所述FPGA芯片的時鐘管腳電連接有時鐘電路，所述FPGA芯片將多個所述ADC芯片的片選信號和時鐘輸入信號同步，所述FPGA芯片還具有一個FMC接口，所述FMC接口包括多位功能管腳和多位數據管腳，所述FPGA芯片將所述多個ADC芯片的數據進行排序對齊并通過所述數據管腳發送至主控制模塊。
2.如權利要求1所述的一種基于FPGA的多通道同步數據采集電路，其特征在于：所述FPGA芯片采用現場可編程門陣列EP3C10E144C7。
3.如權利要求1所述的一種基于FPGA的多通道同步數據采集電路，其特征在于：所述ADC芯片的型號為LTC2314ITS8-14。
4.如權利要求1所述的一種基于FPGA的多通道同步數據采集電路，其特征在于：所述FMC接口包括6位功能管腳和16位數據管腳。
5.如權利要求1所述的一種基于FPGA的多通道同步數據采集電路，其特征在于：所述時鐘電路輸出50MHz的時鐘信號。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于杭州歐賁科技有限公司，未經杭州歐賁科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202020292831.1/1.html，轉載請聲明來源鉆瓜專利網。
