[實(shí)用新型]上電復(fù)位電路

有效

• 申請?zhí)枺?/td>: 202020149940.8
• 申請日: 2020-01-31
• 公開（公告）號(hào): CN211930610U
• 公開（公告）日: 2020-11-13
• 發(fā)明（設(shè)計(jì)）人: 柳浦生
• 申請（專利權(quán)）人: 杭州士蘭微電子股份有限公司
• 主分類號(hào): H03K17/22
• 分類號(hào): H03K17/22;H03K17/284
• 代理公司: 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 11449
• 代理人: 岳丹丹

1.一種上電復(fù)位電路，其特征在于，包括：

復(fù)位信號(hào)產(chǎn)生電路，接收外部電源的電壓信號(hào)，輸出第一復(fù)位信號(hào)；

延時(shí)電路，與所述復(fù)位信號(hào)產(chǎn)生電路連接，接收第一復(fù)位信號(hào)，并對(duì)第一復(fù)位信號(hào)延時(shí)，輸出第二復(fù)位信號(hào)；

其中，所述延時(shí)電路包括振蕩器電路和窄脈沖產(chǎn)生電路，其中，所述振蕩器電路根據(jù)所述第一復(fù)位信號(hào)產(chǎn)生時(shí)鐘信號(hào)；所述窄脈沖產(chǎn)生電路用于根據(jù)時(shí)鐘信號(hào)和所述第一復(fù)位信號(hào)產(chǎn)生第二復(fù)位信號(hào)；

當(dāng)所述第一復(fù)位信號(hào)的低電平維持時(shí)間小于預(yù)設(shè)時(shí)間時(shí)，所述第二復(fù)位信號(hào)無效；當(dāng)所述第一復(fù)位信號(hào)的低電平維持時(shí)間不小于預(yù)設(shè)時(shí)間時(shí)，所述第二復(fù)位信號(hào)有效。

2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述窄脈沖產(chǎn)生電路包括：

分頻電路，將時(shí)鐘信號(hào)進(jìn)行2ⁿ分頻，輸出分頻信號(hào)，其中，n為正整數(shù)；

觸發(fā)器，接收第一復(fù)位信號(hào)POR0、所述分頻信號(hào)以及所述電壓信號(hào)，并根據(jù)所述第一復(fù)位信號(hào)、所述分頻信號(hào)和所述電壓信號(hào)輸出第二復(fù)位信號(hào)；

其中，當(dāng)所述第一復(fù)位信號(hào)出現(xiàn)低電平時(shí)，在所述分頻信號(hào)未出現(xiàn)上升沿時(shí)所述第二復(fù)位信號(hào)無效；在所述分頻信號(hào)出現(xiàn)上升沿時(shí)所述第二復(fù)位信號(hào)有效。

3.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，其特征在于，所述分頻信號(hào)的周期為時(shí)鐘信號(hào)的周期的2ⁿ倍，4≤n≤8。

4.根據(jù)權(quán)利要求3所述的上電復(fù)位電路，其特征在于，所述預(yù)設(shè)時(shí)間為所述分頻信號(hào)的周期。

5.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述復(fù)位信號(hào)產(chǎn)生電路包括：

第一電流鏡單元，接收所述電壓信號(hào)，產(chǎn)生第一偏置電流；

第二電流鏡單元，接收所述電壓信號(hào)，且與所述第一電流鏡單元連接，根據(jù)第一偏置電流產(chǎn)生第二偏置電流；

上電電路單元，與所述第一電流鏡單元和第二電流鏡單元連接，根據(jù)第一偏置電流和第二偏置電流產(chǎn)生電壓翻轉(zhuǎn)信號(hào)；

輸出控制單元，與所述第二電流鏡單元和上電電路單元連接，用于根據(jù)第二偏置電流和電壓翻轉(zhuǎn)信號(hào)產(chǎn)生第一復(fù)位信號(hào)和反饋控制信號(hào)；

反饋控制單元，與所述第一電流鏡單元、所述輸出控制單元和上電電路單元連接，用于根據(jù)所述第一偏置電流和所述反饋控制信號(hào)產(chǎn)生反饋信號(hào)，并反饋至上電電路單元。

6.根據(jù)權(quán)利要求5所述的上電復(fù)位電路，其特征在于，所述第一電流鏡單元包括第一晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管，

其中，所述第一晶體管的柵極與接地端連接，漏極與所述第十晶體管的漏極連接，其源極接收所述電壓信號(hào)，所述第十晶體管的柵極與其自身的漏極連接，其源極與接地端連接，所述第十一晶體管的柵極與所述第十晶體管的柵極連接，其源極與接地端連接，其漏極與所述第二電流鏡單元連接，所述第十二晶體管的柵極與所述第十一晶體管的柵極連接，其源極與接地端連接，其漏極與所述上電電路單元連接，所述第十三晶體管的柵極與所述第十一晶體管的柵極連接，其源極與接地端連接，其漏極與所述反饋控制單元和輸出控制單元連接。

7.根據(jù)權(quán)利要求6所述的上電復(fù)位電路，其特征在于，所述第一晶體管為P型晶體管，所述第十至所述第十三晶體管為N型晶體管。

8.根據(jù)權(quán)利要求5所述的上電復(fù)位電路，其特征在于，所述第二電流鏡單元包括第二晶體管、第四晶體管和第七晶體管，

其中，所述第二晶體管的柵極與其自身的漏極相連，其源極接收所述電壓信號(hào)，所述第四晶體管的柵極與第二晶體管的柵極連接，其源極接收所述電壓信號(hào)，其漏極與所述上電電路單元連接，所述第七晶體管的柵極與第四晶體管的柵極連接，其源極接收所述電壓信號(hào)，其漏極與所述輸出控制單元連接。

9.根據(jù)權(quán)利要求8所述的上電復(fù)位電路，其特征在于，所述第二晶體管、第四晶體管以及第七晶體管為P型晶體管。