[實用新型]存儲器存取系統

有效

• 申請號: 202020007470.1
• 申請日: 2020-01-03
• 公開（公告）號: CN210955025U
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 莊景盛
• 申請（專利權）人: 中強光電股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 舒雄文

提供一種存儲器存取系統。存儲器存取系統包括可編程邏輯器件、處理器、易失性存儲器以及非易失性存儲器?？删幊踢壿嬈骷渲迷谔幚砥鳌⒁资源鎯ζ饕约胺且资源鎯ζ髦g。存儲器存取方法包括：由可編程邏輯器件在存儲器存取系統啟動時，將儲存于非易失性存儲器中的數據儲存至易失性存儲器；以及由處理器經由可編程邏輯器件存取來自易失性存儲器的數據。本實用新型的存儲器存取系統可以在啟動后將儲存于非易失性存儲器的數據加載到易失性存儲器之中，故可顯著地改善處理器在執行任務時的效率。

技術領域

本實用新型涉及一種存儲器存取系統。

背景技術

單一電子裝置可配置有多個微控制單元(micro control unit，MCU)以及分別對應于不同微控制單元的多個存儲器裝置，用以執行不同的任務。圖1是配置了多個微控制單元以及閃存(flash memory)的電子裝置50的示意圖。電子裝置50包括微控制單元11以及微控制單元21、其中微控制單元11可耦接至對應的閃存裝置12，并且微控制單元21可耦接至對應于微控制單元21的閃存裝置22。微控制單元與閃存裝置之間可通過串行外設接口閃存接口(serial peripheral interface flash interface，SPIFI)來進行數據傳輸。舉例來說，微控制單元11與閃存裝置12可通過串行外設接口閃存接口31來與彼此進行通信。另一方面，微控制單元之間的通信則需借由集成電路總線(inter-integrated circuit bus，I2C bus)實現。舉例來說，微控制單元11可通過集成電路總線32通信連接至微控制單元21，從而通過微控制單元21存取閃存裝置22的數據。

然而，集成電路總線的傳輸速率較慢。因此，由微控制單元11使用集成電路總線32來存取對應于微控制單元21的閃存裝置22，并不是十分有效率。

“背景技術”段落只是用來幫助了解本實用新型內容，因此在“背景技術”段落所揭露的內容可能包含一些沒有構成本領域技術人員所知道的現有技術。在“背景技術”段落所揭露的內容，不代表該內容或者本實用新型一個或多個實施例所要解決的問題，在本實用新型申請前已被本領域技術人員所知曉或認知。

實用新型內容

本實用新型提供一種存儲器存取系統，使得處理器可在不使用集成電路總線的情況下，對另一處理器對應的存儲器空間進行存取。

本實用新型的存儲器存取系統包括易失性存儲器、非易失性存儲器、處理器以及可編程邏輯器件(programmable logic device，PLD)?？删幊踢壿嬈骷罱犹幚砥?、易失性存儲器以及非易失性存儲器，其中可編程邏輯器件在存儲器存取系統啟動時將儲存于非易失性存儲器中的數據儲存至易失性存儲器。處理器經由可編程邏輯器件存取來自易失性存儲器的數據。

基于上述，本實用新型的存儲器存取系統可使處理器通過可編程邏輯器件來對對應于第二處理器的存儲器的分區進行存取，其中所述處理器與存儲器的分區之間并不具有集成電路總線。換句話說，處理器與存儲器的分區之間的數據傳輸并不會因集成電路總線的原因而導致傳輸速率降低。

為讓本實用新型的上述特征和優點能更明顯易懂，下文特舉實施例，并結合附圖作詳細說明如下。

附圖說明

圖1是配置了多個微控制單元以及閃存的現有的電子裝置的示意圖。

圖2是根據本實用新型的實施例繪示的存儲器存取系統的示意圖。

圖3是根據本實用新型的實施例繪示的存儲器存取方法的流程圖。

具體實施方式

為了使本實用新型的內容可以被更容易明了，以下特舉實施例做為本實用新型確實能夠據以實施的范例。另外，凡可能之處，在附圖及實施方式中使用相同標號的元件/構件/步驟，代表相同或類似部件。